

## «فصل سوم»

### ترانزیستورهای اثر میدان

( مطابق فصل سوم کتاب الکترونیک عمومی ۲ )

#### هدف کلی :

آزمایش نرم‌افزاری ترانزیستورهای اثر میدان و کاربرد آن با استفاده از نرم‌افزار مولتی‌سیم


#### هدف‌های رفتاری:

در پایان این آزمایش که با استفاده از نرم‌افزار مولتی‌سیم اجرا می‌شود از فرآگیرنده انتظار می‌رود که :

- ۵- نقطه‌ی کار JFET را در مدار تأمین بایاس با روش تقسیم ولتاژ در نرم‌افزار به دست آورد.
- ۶- مقدار بهره‌ی ولتاژ و اختلاف فاز بین ولتاژ ورودی و خروجی تقویت کننده‌ی سورس مشترک را به وسیله‌ی اسیلوسکوپ در نرم‌افزار اندازه‌گیری کند.
- ۷- مدار تقویت کننده‌ی گیت مشترک را بیند و بهره‌ی ولتاژ مدار را به دست آورد.
- ۸- مدار تقویت کننده‌ی درین مشترک را بیند و بهره‌ی ولتاژ و اختلاف فاز را اندازه‌گیری کند.

- ۱- منحنی مشخصه‌های خروجی و انتقالی ترانزیستور JFET را مشاهده کند.
- ۲- ولتاژ و جریان‌های مورد نیاز در انواع بایاسینگ JFET را با استفاده از نرم‌افزار اندازه‌گیری کند.
- ۳- مدار تأمین بایاس ثابت ترانزیستور JFET را با نرم‌افزار بیند.
- ۴- نقطه‌ی کار JFET را در مدار بایاس سرخود در نرم‌افزار اندازه‌گیری کند.

### ۳-۱ آزمایش ۱: منحنی مشخصه‌های ترانزیستور JFET



شکل ۳-۱ منحنی مشخصه‌ی خروجی JFET

۳-۱ در ترانزیستور JFET تغییرات جریان درین وابسته به تغییرات دو عامل  $V_{DS}$  و  $V_{GS}$  است. منحنی مشخصه‌ی خروجی JFET شکل ۳-۱، تغییرات  $I_D$  بر حسب  $V_{DS}$  با پنج مقدار  $V_{GS}$  که در هر مرحله ثابت در نظر گرفته شده است را نشان می‌دهد.

برای به دست آوردن جریان درین باید ولتاژ کanal A را بر مقاومت  $R_D$  تقسیم کنید.


۳-۱-۴ در مدار شکل ۳-۲ ولتاژ  $V_{GS}$  را روی مقدار  $V_{DS} = 2V$  ولت تنظیم کنید و جریان  $I_D$  را برای اندازه‌گیری و یادداشت کنید.

$$V_{DS} = \dots\dots\dots V \quad I_D = \dots\dots\dots mA$$

۳-۱-۵ منحنی مشخصه انتقالی ترانزیستور JFET مطابق شکل ۳-۴ است. این منحنی تغییرات جریان  $I_D$  را بر حسب ولتاژ معکوس  $V_{GS}$  در حالتی که  $V_{DS}$  ثابت است نشان می‌دهد.




۳-۴ منحنی مشخصه انتقالی ترانزیستور JFET برای مشاهده منحنی مشخصه انتقالی روی صفحه اسیلوسکوپ موجود در نرم‌افزار، مدار شکل ۳-۵ را بیندید.




۳-۵ مدار عملی جهت مشاهده منحنی مشخصه انتقالی

۳-۱-۶ برای مشاهده منحنی مشخصه خروجی JFET مدار شکل ۳-۲ را بیندید.



۳-۲ مدار عملی جهت مشاهده منحنی مشخصه خروجی JFET

۳-۱-۷ شکل ۳-۳ منحنی مشخصه ترانزیستور را در ربع اول صفحه نمایش اسیلوسکوپ نشان می‌دهد. چنان‌چه دکمه‌ی CHinv را فعال نکنید منحنی مشخصه در ربع دوم ظاهر می‌شود زیرا ولتاژ صفحات انحراف X اسیلوسکوپ نسبت به زمین منفی‌تر است و جریان  $I_D$  از مقاومت  $R_D = 1K\Omega$  عبور می‌کند.




۳-۳ منحنی مشخصه خروجی JFET در ربع اول جریان  $I_D$  از مقاومت  $R_D = 1K\Omega$  عبور می‌کند و ولتاژ را برای کanal A (Y) تولید می‌کند. این ولتاژ اشعه را در جهت عمودی به صفحه اسیلوسکوپ منحرف می‌کند. ولتاژ کanal B (X) همان ولتاژ درین - سورس  $V_{DS}$  است.

در این مدار به دلیل این که مقاومت ورودی ترانزیستور JFET خیلی بزرگ است از جریان گیت ( $I_G$ ) که ناچیز است، می‌توانیم صرفنظر کنیم و بنویسیم:

$$V_{GS} + V_{GG} = 0 \quad V_{GS} = -V_{GG}$$

۳-۲-۲ مدار شکل ۳-۸ را بر روی میز کار نرم‌افزار بیندید.



شکل ۳-۸ مدار عملی بایاس ثابت


۳-۲-۳ با استفاده از مولتی‌متر DC ولتاژ‌های خواسته شده و جریان درین را مطابق جدول ۱-۳ اندازه‌گیری کنید و مقادیر را در جدول بنویسید.

جدول ۳-۱ مقادیر نقطه‌ی کار بایاس ثابت

کمیت	مقدار	واحد
$V_G$		
$V_S$		
$V_{GS}$		
$V_D$		
$I_D$		

۳-۲-۴ مدار شکل ۳-۹ بایاس سرخود ترانزیستور JFET را نشان می‌دهد.

۳-۱-۶ مدار شکل ۳-۵ را فعال کنید و اسیلوسکوپ را مطابق شکل ۳-۶ تنظیم کنید.




شکل ۳-۶ تنظیم اسیلوسکوپ جهت مشاهده‌ی دقیق منحنی مشخصه‌ی انقلالی ترانزیستور JFET

۳-۱-۷ مقدار ولتاژ گیت - سورس آستانه ( $V_{GS(off)}$ ) و جریان درین - سورس اشباع ( $I_{DSS}$ ) را اندازه‌گیری و یادداشت کنید.

$$V_{GS(off)} = \text{V} \quad I_{DSS} = \text{mA}$$

## ۳-۲ آزمایش ۲: بایاسینگ ترانزیستور JFET

۳-۲-۱ مدار بایاسینگ ثابت در شکل ۳-۷ نشان داده شده است.



شکل ۳-۷ مدار بایاس ثابت


**۳-۲-۶ مقادیر نقطه‌ی کار ترانزیستور را اندازه‌گیری کنید و مقادیر را در جدول ۳-۲ بنویسید.**

جدول ۳-۲ مقادیر نقطه‌ی کار بایاس سرخود JFET

کمیت	مقدار	واحد
$V_G$		
$V_S$		
$V_{DS}$		
$V_D$		
$I_D$		
$I_S$		

**۳-۲-۷ تغذیه‌ی JFET با روش تقسیم ولتاژ در شکل**

۱۱ نشان داده شده است.




شکل ۳-۱۱ مدار بایاس با تقسیم کننده‌ی ولتاژ  
مقدار ولتاژ  $V_{GS}$  با توجه به روابط زیر به دست می‌آید:

$$V_{GS} = \frac{R_2}{R_1 + R_2} \cdot V_{DD}$$

$$V_{GS} = V_G - I_D R_S$$

### میدانیم

ولتاژ  $V_G$  ثابت است. برای این  
که  $V_{GS}$  منفی شود باید مقدار  $R_2$  را طوری  
محاسبه کنیم که ولتاژ دو سر آن به حدی بیش از  
مقدار  $V_G$  برسد تا گیت به طور صحیح بایاس شود.



شکل ۳-۹ مدار بایاس سرخود JFET

در این بایاس  $I_G = 0$  است بنابراین می‌توانیم بنویسیم:


$$V_{GS} + R_S I_D = 0 \quad V_{GS} = -I_D R_S$$

۱۷۰

ولتاژ گیت سورس از ولتاژ معکوس سورس تأمین  
می‌شود.

**۳-۲-۸ مدار بایاس سرخود JFET شکل ۳-۱۰ را برابر**

روی میز کار نرم‌افزار بیندید.




شکل ۳-۱۰ مدار عملی بایاس سرخود

## برای هنرجویان علاقه‌مند:

سه نوع بایاس JFET را با هم مقایسه کنید. برتری‌های آن‌ها را در مقایسه با هم بنویسید و موارد کاربرد آن‌ها را شرح دهید.

### ۳-۳ آزمایش ۳: تقویت‌کننده با ترانزیستور JFET

**۳-۳-۱** یکی از کاربردهای مهم ترانزیستورهای اثر میدان FET مدارهای تقویت‌کننده است. تقویت‌کننده‌های FET به صورت سورس مشترک، گیت مشترک و درین مشترک شکل می‌گیرد. در تقویت‌کننده سورس مشترک سیگнал ورودی به پایه‌ی گیت داده می‌شود و سیگнал خروجی تقویت شده از پایه‌ی درین دریافت می‌گردد. شکل ۳-۱۳ مدار تقویت‌کننده‌ی سورس مشترک را نشان می‌دهد.




شکل ۳-۱۳ مدار تقویت‌کننده‌ی سورس مشترک

**۳-۳-۲** مدار تقویت‌کننده‌ی سورس مشترک شکل ۳-۱۳ را بیندید.

**۳-۳-۳** به وسیله‌ی اسیلوسکوپ شکل ۳-۱۴ مقدار پیک تا پیک سیگنال ورودی و خروجی تقویت شده را

**۳-۲-۸** مدار بایاس با تقسیم ولتاژ JFET ۳-۱۲ را در محیط کار نرم‌افزار مولتی‌سیم بیندید.




شکل ۳-۱۲ مدار عملی بایاس ولتاژ با تقسیم

**۳-۲-۹** با استفاده از مولتی‌متر مقداری جریان و ولتاژهای خواسته شده در جدول ۳-۳ را اندازه‌گیری کنید و در آن بنویسید.

جدول ۳-۳ مقداری ولتاژ نقطه‌ی کار در JFET با بایاس تقسیم ولتاژ

کمیت	مقدار	واحد
$V_G$		
$V_S$		
$V_{GS}$		
$V_{DS}$		
$V_D$		
$I_D$		
$I_S$		

۳-۳-۶ مدار شکل ۳-۱۵ را بیندید. دامنه‌ی سیگنال ورودی را به گونه‌ای تنظیم کنید، که دامنه‌ی سیگنال خروجی به حداقل مقدار خود برسد و بدون اعوجاج باشد.



شکل ۳-۱۵ مدار تقویت‌کننده‌ی سورس مشترک با خازن بای‌پس ( $C_s$ )

۳-۳-۷ دامنه‌ی سیگنال ورودی و خروجی را اندازه بگیرید و بهره‌ی ولتاژ مدار را محاسبه کنید.


$$V_{in_{P-P}} = \dots\dots\dots V \quad V_{O_{P-P}} = \dots\dots\dots V$$

$$A_v = \frac{V_{O_{P-P}}}{V_{in_{P-P}}} = \dots\dots\dots$$

**سؤال ۱:** بهره‌ی ولتاژ مدار شکل ۳-۱۵ را با بهره‌ی ولتاژ مدار شکل ۳-۱۳ مقایسه کنید و نتیجه‌ی مقایسه را بنویسید.



اندازه گیری کنید و بنویسید.



شکل ۳-۱۴ سیگنال‌های ورودی و خروجی تقویت‌کننده‌ی سورس مشترک (C.S)

$$V_{G_{P-P}} = V_{in_{P-P}} = \dots\dots\dots V$$


$$V_{D_{P-P}} = V_{O_{P-P}} = \dots\dots\dots V$$

۳-۳-۴ با استفاده از مقادیر اندازه گیری شده، بهره‌ی ولتاژ و اختلاف فاز سیگنال ورودی و خروجی مدار سورس مشترک را محاسبه کنید.

$$A_v = \frac{V_{O_{P-P}}}{V_{in_{P-P}}} = \dots\dots\dots , \varphi = \dots\dots\dots$$

۳-۳-۵ در تقویت‌کننده‌ی سورس مشترک جهت پایداری مدار در مقابل بروز نوسان از مقاومت  $R_s$  استفاده می‌کنیم که فیدبک منفی را به وجود می‌آورد. برای ایجاد فیدبک منفی، قسمتی از سیگنال خروجی روی مقاومت  $R_s$  افت می‌کند. این افت ولتاژ باعث کاهش بهره‌ی ولتاژ می‌شود. در بسیاری از موارد، مدار نیاز به فیدبک منفی ندارد و عملاً نوسان نمی‌کند. لذا کاهش بهره‌ی ولتاژ در مدار، نوعی عیب محسوب می‌شود. برای رفع این عیب خازن  $C_s$  را در مدار قرار می‌دهند تا مقاومت  $R_s$  را در سیگنال AC بای‌پس کند.

۳-۳-۱۰ مقاومت  $R_s$  را مطابق شکل ۳-۱۷ به مدار تقویت‌کنندهٔ سورس مشترک اضافه کنید.



۱۷۳

شکل ۳-۱۷ اضافه کردن  $R_s$  به مدار تقویت‌کنندهٔ سورس مشترک

۳-۳-۱۱ به وسیلهٔ اسیلوسکوپ دامنهٔ پیک تا پیک سیگنال نقاط  $V_s$  و  $V_{in}$  را نسبت به نقطهٔ زمین مدار اندازه‌گیری کنید و مقدار آن را بنویسید.

$$V_{SP-P} = \dots\dots\dots V \quad V_{inP-P} = \dots\dots\dots V$$

۳-۳-۱۲ جریان ورودی مدار را از رابطهٔ:

$$I_{in} = I_s = \frac{V_s - V_{in}}{R_s}$$

$$I_{in} = \dots\dots\dots mA$$


۳-۳-۱۳ مقاومت ورودی مدار را از رابطهٔ:

$$R_{in} = \frac{V_{in}}{I_{in}}$$

**سوال ۳:** مقاومت ورودی تقویت‌کنندهٔ سورس مشترک با توجه به مدار معادل ac و مقاومت بسیار زیاد گیت-سورس JFET، تقریباً چه قدر است؟ شرح دهید.



۳-۳-۸ برای اندازه‌گیری مقاومت خروجی تقویت‌کننده، یک مقاومت بار را مطابق شکل ۳-۱۶ به همراه یک کلید به مدار تقویت‌کننده اضافه کنید.



شکل ۳-۱۶ اضافه کردن مقاومت بار  $R_L$  به مدار تقویت‌کننده

۳-۳-۹ ولتاژ خروجی بدون بار ( $V_{OVL}$ ) و ولتاژ خروجی

با بار کامل ( $V_{ONL}$ ) را با اسیلوسکوپ اندازه‌گیری کنید. سپس با استفاده از رابطهٔ:  $R_o = R_L = \frac{V_{ONL} - V_{OVL}}{V_{OVL}}$  مقاومت خروجی را به دست آورید.


$$R_o = \dots\dots\dots \Omega$$

**سوال ۲:** آیا ولتاژ خروجی به دست آمده برای

تقویت‌کنندهٔ سورس مشترک با مقدار طبیعی آن تقریباً انطباق دارد؟ شرح دهید.



**۳-۱۵** دامنه‌ی پیک تا پیک سیگنال ورودی و خروجی تقویت‌کننده را با اسیلوسکوپ شکل ۳-۲۰ اندازه‌گیری کنید و مقدار آن را بنویسید.



شکل ۳-۲۰ سیگنال‌های ورودی و خروجی مدار گیت مشترک

$$V_{S_{P-P}} = V_{in_{P-P}} = \dots\dots\dots V$$

$$V_{D_{P-P}} = V_{o_{P-P}} = \dots\dots\dots V$$

**۳-۱۶** ضریب بهره‌ی ولتاژ و اختلاف فاز بین سیگنال‌های ورودی و خروجی تقویت‌کننده‌ی گیت مشترک را اندازه‌گیری و یادداشت کنید.


$$A_v = \frac{V_{o_{P-P}}}{V_{in_{P-P}}} = \dots\dots\dots , \varphi = \dots\dots\dots$$

**تمرین ۲:** مقاومت خروجی تقویت‌کننده‌ی گیت مشترک تقریباً برابر با  $R_D$  است. یک مقاومت بار  $R_L = ۳/۹K\Omega$  را به مدار تقویت‌کننده شکل ۳-۱۹ اضافه کنید و مقاومت خروجی آن را اندازه‌بگیرید.

$$R_o = \dots\dots\dots \Omega$$

**۳-۱۷** در مدار تقویت‌کننده‌ی درین مشترک یا سورس پیرو مطابق شکل ۳-۲۱، سیگنال ورودی را به پایه‌ی

**تمرین ۱:** مدار تقویت‌کننده‌ی سورس مشترک با بایاس سرخود شکل ۳-۱۸ را بیندید. سپس مقادیر  $R_{in}$ ,  $A_v$ ,  $R_o$  را اندازه‌گیری و یادداشت کنید.




۱۷۴

شکل ۳-۱۸ تقویت‌کننده‌ی سورس مشترک با بایاس سرخود

$$R_{in} = \dots\dots\dots \Omega \quad R_o = \dots\dots\dots \Omega$$

$$A_v = \dots\dots\dots$$

**۳-۱۴** تقویت‌کننده‌ی گیت مشترک برای تقویت دامنه‌ی ولتاژ در فرکانس بالا به کار می‌رود. مدار گیت مشترک شکل ۳-۱۹ را بیندید.



شکل ۳-۱۹ مدار تقویت‌کننده‌ی گیت مشترک (C.G)

$$V_{Gp-p} = V_{inp-p} = \dots V \quad V_{Sp-p} = V_{Op-p} = \dots V$$

$$A_v = \frac{V_{Op-p}}{V_{inp-p}} = \dots \quad \varphi = \dots$$

**سوال ۴:** از کدام منحنی مشخصه‌ی JFET می‌توان نواحی کار ترانزیستور JFET را به دست آورد؟



**سوال ۵:** از منحنی مشخصه‌ی انتقالی کدام کمیت مربوط به ترانزیستور JFET به دست می‌آید؟




**سوال ۶:** کدام تقویت‌کننده‌ی JFET تقویت‌کننده‌ی جریان است؟



**سوال ۷:** تقویت‌کننده‌های ترانزیستوری اثر میدانی FET را با تقویت‌کننده‌های BJT از نظر بهره‌ی ولتاژ، مقاومت ورودی، مقاومت خروجی، بهره‌ی جریان و کاربرد با یکدیگر مقایسه کنید.




گیت می‌دهیم و سیگنال خروجی مدار را از پایه‌ی سورس می‌گیریم.



شکل ۳-۲۱ مدار تقویت‌کننده‌ی درین مشترک

**۳-۳-۱۸** مدار تقویت‌کننده‌ی درین مشترک شکل ۳-۲۱ را در نرم افزار بیندید. با استفاده از اسیلوسکوپ مطابق شکل ۳-۲۲ مقادیر دقیق دامنه‌های ولتاژ ورودی و خروجی و اختلاف فاز بین آن دو را اندازه‌گیری کنید و بهره‌ی ولتاژ مدار را به دست آورید.



شکل ۳-۲۲ سیگنال‌های ورودی و خروجی مدار درین مشترک