

فصل چهارم

چند مدار ترکیبی کاربردی

هدف کلی: بررسی و طراحی مدارهای ترکیبی که وضعیت خروجی‌های آن در هر لحظه منحصر به وضعیت ورودی‌های آن، در همان لحظه بستگی دارد و مدارهای ترکیبی با کاربردهای ویژه که به علت مصرف عام به صورت تراشه‌های تجاری عرضه می‌شوند.

کل زمان اختصاص داده شده به فصل: ۲۴ ساعت آموزشی

هدف‌های رفتاری: در پایان این فصل از فرآگیرنده انتظار می‌رود که:



- ۱۸- نحوه افزایش ظرفیت متمرکزکننده‌ها را تحلیل کند.
- ۱۹- انتقال اطلاعات به کمک متمرکز کننده‌ها را تحلیل کند.
- ۲۰- توابع منطقی را توسط مالتی پلکسی (متمرکز کننده‌ها) اجرا کند.
- ۲۱- نمایشگرهای الکترونیکی (7.S و LED) را توضیح دهد.
- ۲۲- 7.S کاتد مشترک، آند مشترک و آی‌سی‌های مربوطه را تشریح کند.
- ۲۳- چیپ‌ها (Chips) را از نظر گروه SSI، MSI، LSI و VLSI توضیح دهد.
- ۲۴- با استفاده از data book آی‌سی‌های مدارهای ترکیبی ویژه را شناسایی کند.
- ۲۵- با کمک نرمافزار مولتی سیم مدارهای ترکیبی را شبیه سازی کند.
- ۲۶- به سوالات الگوی پرسش پاسخ دهد.
- ۲۷- کلیه هدف‌های رفتاری در حیطه عاطفی که در فصل اول آمده است را باید در این فصل مورد توجه قرار دهد.
- ۱- مدارهای ترکیبی را تعریف کند.
- ۲- روش طراحی مدارهای ترکیبی را توضیح دهد.
- ۳- چند نمونه مدار ترکیبی را طراحی کند.
- ۴- مدارهای ترکیبی با کاربردهای ویژه را تعریف کند.
- ۵- مدار نیم جمع‌کننده (H.A) را تحلیل کند.
- ۶- مدار تمام جمع‌کننده (F.A) را تحلیل کند.
- ۷- مدار تفریق کننده ناقص (H.S) را تحلیل کند.
- ۸- مدار تفریق کننده کامل (F.S) را تحلیل کند.
- ۹- انواع کدها را تعریف کند.
- ۱۰- انواع کد را با کد BCD مقایسه کند.
- ۱۱- مبدل هگزادسی مال به 7.S (سون‌سگمنت) را با VLSI رسم جدول شرح دهد.
- ۱۲- مبدل BCD به 7.S را با رسم جدول شرح دهد.
- ۱۳- مدار مقایسه کننده یک بیتی را تحلیل کند.
- ۱۴- مدار رمزگشا (Decoder) را تحلیل کند.
- ۱۵- توابع منطقی را با رمزگشا اجرا کند.
- ۱۶- مدار رمزگذار (Encoder) را تحلیل کند.
- ۱۷- مدار متمرکز کننده (مالتی پلکسی) را تحلیل کند.


4	0	1	0	0	D	I	G	I	T	A	L	4
Majority Gate	گیت اکثریت	Lower	پایین تر- کم ارزش	Encoder	Rمذگذار							
Half Adder=H.A	نیم جمع گر	Equal	مساوی	Priority Encoder	Rمذگذار تقدمی							
Full Adder=F.A	تمام جمع گر	Greater	بزرگ تر	Multiplexer =MUX	ترکیب کننده							
Half Subtractor =H.S	نیم تفریق گر	Seven Segment =7.S	هفت قطعه‌ای	Demultiplexer	جدا کننده							
Full Subtractor =F.S	تمام تفریق گر	Decoder	رمذگشا	Data Bus	مسیرداده‌ها							
Borrow	قرض گرفتن	BCD: Binary Coded Decimal										

واژه‌های بنیادی فصل چهارم

اندازه کافی صبر کنیم تا روی خروجی‌ها اثر بگذارند، در این شرایط مقدار خروجی‌ها تحت تأثیر آخرین مجموعه مقادیر ورودی‌ها قرار می‌گیرند و مقدار آنها را مشخص می‌کند.

به آنچه که از مدارهای ترکیبی بیان شد «رفتار مدار» گفته می‌شود. می‌توانیم مدارهای ترکیبی را بر اساس ساختار مدار نیز تعریف کنیم. به عبارت ساده، مدارهای ترکیبی مدارهایی بدون فیدبک (پسخورد) و بدون عنصر حافظه هستند. یک مدار ترکیبی شامل متغیرهای ورودی، دروازه‌های منطقی و متغیرهای خروجی است.

شکل ۱-۴ بلوك دیاگرام یک مدار ترکیبی را نشان می‌دهد.



شکل ۱-۴- بلوك دیاگرام یک مدار ترکیبی

پیش گفتار

در فصل سوم به بررسی جبر بول پرداختیم و توابع جبری آن را به صورت ساده شده نشان دادیم و اشاره‌ای به مدارهای ترکیبی داشتیم، در این فصل به بررسی مدارهای منطقی ترکیبی با کاربرد ویژه می‌پردازیم. در طراحی و ساخت مدارهای منطقی باید تا حد امکان از ساده‌ترین و کم‌ترین قطعات استفاده شود. به عبارت دیگر، در طراحی مدارهای منطقی باید ابتدا مدارها را با روش‌های مختلف خلاصه و ساده کنید، تا به یک مدار بهینه قابل قبول با حداقل قطعات برسید.

در این فصل، به بررسی مدارهای ترکیبی که کاربری عمومی دارند می‌پردازیم و با زبان ساده آنها را تشریح می‌کنیم.

۱-۴- مدارهای ترکیبی

مدارهای ترکیبی، مدارهایی هستند که خروجی‌های آنها به طور همزمان به ورودی‌های آنها بستگی دارد. به عبارت دیگر اگر ورودی‌هایی را به شبکه اعمال کنیم و به

گرفتید، برای یادآوری و تأکید بیشتر در این فصل به شرح چند مثال دیگر می‌پردازیم.

مثال ۴-۱: مداری با سه ورودی A، B و C طراحی کنید، که اگر ورودی B یک باشد خروجی یک شود.

حل:

الف) رسم جدول صحت: ابتدا جدول صحت را با سه متغیر ورودی و یک خروجی رسم می‌کنیم. با توجه به صورت مسئله در جدول صحت، در شرایطی که ورودی B یک است، خروجی را یک می‌نویسیم.

جدول ۴-۱- جدول صحت مربوط به مثال ۴-۱

شماره سطر	A	B	C	F
0	0	0	0	0
1	0	0	1	0
2	0	1	0	1
3	0	1	1	1
4	1	0	0	0
5	1	0	1	0
6	1	1	0	1
7	1	1	1	1

ب) نوشتتن تابع منطقی مدار: تابع منطقی را با توجه به حالت‌هایی که خروجی یک است می‌نویسیم برای نوشتتن تابع منطقی از حاصل جمع حاصل ضربها (مین ترم) استفاده می‌کنیم.

$$F = \overline{ABC} + \overline{ABC} + AB\overline{C} + ABC$$

سطر ۲ سطر ۳ سطر ۶ سطر ۷

ج) ساده کردن تابع منطقی: از سطر ۲ و ۶ عبارت \overline{BC} و از سطر ۳ و ۷ عبارت BC را فاکتور گیری می‌کنیم.

$$F = \overline{B}\overline{C}(\overline{A} + A) + BC(\overline{A} + A)$$

می‌دانیم هر متغیر که با مکمل خودش جمع شود حاصل آن یک است. همچنین اگر «یک» منطقی در عبارتی ضرب شود، حاصل همان عبارت خواهد بود.

۱-۴-۴- روش طراحی مدارهای ترکیبی: در فصل سوم پیاده‌سازی روابط منطقی را با استفاده از گیت‌ها بیان کردیم. در این فصل به طراحی مدارهای ترکیبی می‌پردازیم.

طراحی مدارهای ترکیبی با تعریف یک مسئله شروع می‌شود و با دیاگرام «منطقی مدار» یا «مجموعه‌ای از توابع بول» که با استفاده از آنها می‌توان به سادگی دیاگرام منطقی را به دست آورد پایان می‌یابد. مراحل زیر روند طراحی مدارهای ترکیبی را نشان می‌دهد.

- ۱- تعریف دقیق مسئله.
- ۲- تعیین تعداد ورودی‌ها و خروجی‌های لازم.
- ۳- تشکیل جدول درستی مدار که ارتباط بین ورودی‌ها و خروجی‌ها را برقرار کند.
- ۴- نوشتتن تابع منطقی.
- ۵- ساده‌سازی تابع منطقی بولی به دست آمده برای هر یک از خروجی‌های مدار.
- ۶- رسم مدار منطقی با حداقل گیت یا با گیت‌های خواسته شده.



نکته: در طراحی مدار سعی می‌کنیم تعداد دروازه‌های منطقی و تعداد ورودی‌های آن حداقل باشد.

جدول درستی یک مدار ترکیبی از ستون‌های ورودی و ستون‌های خروجی تشکیل می‌شود.

بر اساس صورت مسئله، با استفاده از 2^n حالت ورودی حالت‌های خروجی را به دست می‌آوریم. مشخصات مسئله ممکن است به گونه‌ای باشد که بعضی از ترکیب‌های ورودی هرگز به وجود نیایند. که این حالت‌ها را «حالت‌های بی‌اهمیت» (don't care) می‌گویند.

۱-۴-۵- طراحی چند نمونه مدار ترکیبی: در فصل سوم، طراحی مدارهای مختلف ترکیبی را فرا

تعداد گیت‌های استفاده شده در مدار ساده فقط یک گیت بافر و در مدار ساده نشده ۹ گیت مختلف و پیچیده است. لذا از این تفاوت نمی‌توان به راحتی عبور کرد.

مثال ۴-۲: مداری طراحی کنید که یک قفل را با ۳ کلید دو وضعیتی A، B و C کنترل کند. رمز قفل در حالتی باز می‌شود که فقط یک کلید بسته باشد، (بسته بودن به مفهوم «یک» منطقی است).

حل:

الف) ترسیم جدول صحت: ابتدا با توجه به تعداد متغیرها (۳ متغیر) و تعداد حالتها ($2^3=8$) جدول صحت را مطابق جدول ۴-۲ رسم می‌کنیم. در این جدول ستون ۱ شماره سطر و ستون ۲ حالت‌های ورودی‌ها را نشان می‌دهد.

جدول ۴-۲- جدول صحت مربوط به مثال ۴-۲

شماره سطر	A	B	C	F
0	0	0	0	0
1	0	0	1	1
2	0	1	0	1
3	0	1	1	0
4	1	0	0	1
5	1	0	1	0
6	1	1	0	0
7	1	1	1	0

ستون ۴ همان خروجی مدار یا F است که بر اساس تعریف کارمدار، آن را تکمیل می‌کنیم. بنابر صورت مسئله، اگر فقط یکی از ورودی‌ها، یک و بقیه صفر باشند، ستون خروجی یعنی F یک خواهد شد.

ب) نوشتن تابع منطقی مدار: حال باید تابع منطقی را برای حالت‌هایی که مقدار خروجی یک است، بنویسیم. برای نوشتن تابع منطقی می‌توانیم از حاصل جمع حاصل ضرب‌ها (مین‌ترم) استفاده کنیم.


$$F = \overline{ABC} + \overline{ABC} + A\overline{BC}$$

↓ سطر ۱ ↓ سطر ۲ ↓ سطر ۴

بنابراین عبارت خروجی به صورت زیر در می‌آید.

$$F = B\overline{C} + BC$$

د) طراحی مدار: با توجه به عبارت منطقی به دست آمده برای تابع F، مدار شکل ۴-۲ را طراحی می‌کنیم.




شکل ۴-۲- مدار مربوط به مثال ۴-۲

کمی به عبارت خروجی F توجه کنید، در می‌یابید که می‌توانید تابع F را ساده‌تر کنید. از متغیر B فاکتور گیری می‌کنیم، حاصل به صورت زیر در می‌آید.


$$F = B(\overline{C} + C) = B$$

در نتیجه وقتی خروجی یک است که ورودی B یک باشد. به عبارت دیگر، سایر متغیر‌های ورودی تأثیری در خروجی ندارند و می‌توانند حذف شوند. مدار شکل ۴-۳ مدار ساده شده عبارت خروجی F است.



شکل ۴-۳- مدار ساده شده مثال ۴-۲


اگر از قوانین مربوط به ساده‌کردن عبارت‌های منطقی استفاده نمی‌کردیم باید مدار ساده مثال ۱-۴ را به صورت مدار پیچیده شکل ۴-۴ طراحی کنیم.



شکل ۴-۴- مدار مثال ۱-۴- قبل از ساده‌شدن

با مقایسه مدارهای شکل ۴-۳ و ۴-۴ در می‌یابیم که

با استفاده از نماد جدید، مدار شکل ۴-۵ را می‌توان به صورت ساده‌تر (شکل ۴-۸) درآورد.



شکل ۴-۸- مدار ساده مثال ۴-۲

مثال ۴-۳: یک ساختمان دارای سه طبقه است. برق سه فاز وارد ساختمان می‌شود و هر طبقه را با یک فاز تغذیه می‌کند. شرایط کار در ساختمان به گونه‌ای است که اگر برق دو طبقه قطع شود (دو فاز قطع شود)، باید حتماً طبقه‌ای که برق دارد نیز قطع شود. مداری طراحی کنید که توانایی وصل بودن حداقل دو فاز را نشان دهد.

حل:

مرحله اول: برای حل این مسئله ابتدا باید تعداد ورودی‌ها را مشخص کنیم. چون مدار سه فاز است، در نتیجه سه ورودی داریم.


مرحله دوم: رسم جدول صحت و تعیین حالت‌هایی است که خروجی جواب یک دارد. جدول ۴-۳ جدول صحت این مدار را نشان می‌دهد.

جدول ۴-۳- جدول صحت مثال ۴-۳

شماره سطر	A	B	C	F
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

ج) ساده‌کردن تابع منطقی: تابع منطقی به‌دست آمده ساده نمی‌شود.

د) طراحی مدار: برای طراحی مدار ابتدا از تابع منطقی به‌دست آمده (F) کمک می‌گیریم، سپس با استفاده از دروازه‌های منطقی AND، OR و NOT مدار را طراحی می‌کنیم. شکل ۴-۵ مدار مربوط به مثال ۲ را نشان می‌دهد.



شکل ۴-۵- مدار مثال ۴-۲

همان‌طور که در شکل ۴-۵ مشاهده می‌کنید بعضی از ورودی‌ها برای اتصال به گیت بعدی، ابتدا وارد گیت منطقی NOT می‌شوند، تا به صورت متمم درآیند. برای هر یک از گیت‌های NOT، یک نماد مداری مشابه شکل ۴-۶ رسم شده است.



شکل ۴-۶- دروازه منطقی NOT

برای ساده‌تر شدن مدارهای ترسیمی، در رسم مدارها معمولاً گیت NOT را با یک دایره تو خالی در ورودی گیت مورد نظر (مثلاً گیت AND) نشان می‌دهند، در شکل ۴-۷ این اتصال را مشاهده می‌کنید.



علامت دایره تو خالی به جای گیت NOT استفاده شده است.

شکل ۴-۷- نماد گیت NOT به صورت دایره تو خالی

که قدرت انجام عملیات ریاضی جمع، تفریق، ضرب، تقسیم و ... را داشته باشند. می‌دانیم کلیه عملیات ریاضی بر اساس جمع و تفریق صورت می‌گیرد، زیرا اجرای سایر عملیات به کمک جمع و تفریق امکان‌پذیر است.

مثالاً برای اجرای ضرب 3×9 می‌توانیم ۹ را سه بار متوالی با خودش جمع کنیم، یعنی:

$$3 \times 9 = 9 + 9 + 9$$

یا برای انجام تقسیم $15 \div 3$ ، می‌توانیم ۳ را پنج بار متوالی از ۱۵ کم کنیم، و آخرین مرحله که باقی‌مانده مساوی صفر می‌شود، جواب تقسیم است. یعنی:

(۱)	$15 - 3 = 12$
(۲)	$12 - 3 = 9$
(۳)	$9 - 3 = 6$
(۴)	$6 - 3 = 3$
(۵)	$3 - 3 = 0$

۵ جواب تقسیم یا خارج قسمت است. لذا به دلیل این که جمع و تفریق اساس عملیات ریاضی را تشکیل می‌دهد. در این مبحث به بررسی جمع کننده و تفریق کننده می‌پردازیم.

۴-۲-۱- جمع کننده ناقص (Half Adder) H.A: جمع دور قم دودویی را می‌توان با مداری به نام جمع کننده ناقص یا به اختصار H.A انجام دهیم. مدار H.A مداری است که دو ورودی (A و B) و دو خروجی (S و C) دارد. رقم اول حاصل جمع S و SUM و C رقم نقلی یا Carry را مشخص می‌کند.

جدول صحت جمع دو بیت A و B را در جدول ۴-۴ مشاهده می‌کنید.

جدول ۴-۴- جدول صحت نیم جمع کننده

A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

مرحله سوم: عبارت‌های منطقی مربوط به خروجی یک را می‌نویسیم.

$$F = \overline{ABC} + A\overline{BC} + A\overline{B}C + ABC$$

↔ سطر ۳
↔ سطر ۵
↔ سطر ۶
↔ سطر ۷


مرحله چهارم: عبارت خروجی را ساده می‌کنیم.

$$F = BC(\overline{A} + A) + AC(\overline{B} + B) + AB(\overline{C} + C)$$

↔ سطر ۷ و ۶
↔ سطر ۵

مرحله پنجم: طراحی و رسم مدار مربوط به

خرجی



شکل ۴-۳- مدار مثال ۴-۹



تمرین کلاسی ۱-۴: گیت اکثریت (Majority gate) یک مدار دیجیتالی است که اگر اکثر ورودی‌های آن (بیش از ۵۰ درصد) یک باشد، خروجی آن نیز یک است. همچنین اگر اکثر ورودی‌های مدار صفر شود، خروجی نیز صفر خواهد بود. حال اگر مدار چهار ورودی داشته باشد، تابع بولی مناسب را بنویسید و مدار آن را طراحی کنید.

۴-۲- مدارهای ترکیبی با کاربردهای ویژه


در این بخش، بعضی از مدارهای ترکیبی با کاربردهای ویژه، که به عنوان مصرف عام به صورت تراشه‌ها (IC) تجاری عرضه می‌شوند را معرفی می‌کنیم. ابتدا در هر مورد به بیان اصول کار مدار با تکیه بر مفاهیم اساسی جبر بول می‌پردازیم، سپس بحث را با معرفی تراشه‌های تجاری به پایان می‌رسانیم.

ماشین‌های محاسبه‌گر دیجیتالی باید مدارهایی باشند


جمع کننده کامل یا تمام جمع گر مداری است که ۳ خط ورودی (A، B، C_i) و دو خط خروجی (S و C) را دارد. به این ترتیب مدار جمع کننده کامل می‌تواند دو رقم دو دویی و یک Carry که از مرحله قبل حاصل شده است را با هم جمع کند.

با بیان مثالی در جمع اعداد ددهی درک موضوع را ساده‌تر می‌کنیم.

در جمع دو عدد ۹۵۶ و ۳۸۷ وقتی می‌خواهیم دو رقم دهگان ۵ و ۸ را جمع کنیم ابتدا باید حاصل جمع دو رقم یکان را به دست آوریم از حاصل جمع دو رقم یکان ۶ و ۷ عدد ۱۳ حاصل می‌شود که ۳ را در ستون یکان می‌نویسیم و رقم یک را به ستون دهگان انتقال می‌دهیم که اصطلاحاً ده بر یک می‌گوییم.




عدد یک، رقم نقلی است که در جمع ۸ و ۵ تأثیر می‌گذارد در سیستم باینری نیز به همین ترتیب رقم نقلی وجود دارد و روی عمل جمع اثر می‌گذارد. به کمک دو نیم جمع کننده می‌توان یک تمام جمع گر یا یک جمع گر یک بیتی کامل مطابق شکل ۴-۱۲ ساخت.



شکل ۴-۱۲- مدار تمام جمع گر یک بیتی

به طور مثال برای جمع دو عدد باینری چهار بیتی ۱۰۱۱ و ۱۱۰۱ خواهیم داشت:

بلوک دیاگرام مداری که بتواند دو رقم باینری را با هم جمع کند، در شکل ۴-۱۰ نشان داده‌ایم.



شکل ۴-۱۰- بلوک دیاگرام جمع کننده ناقص

با توجه به جدول ۴-۴ به این نتیجه می‌رسیم که اگر فقط دو بیت با هم جمع شوند، رقم نقلی از قبل وجود ندارد و جمع کننده ناقص (نیم جمع کننده) می‌تواند این عمل جمع را انجام دهد.


مطابق جدول صحت مدار،تابع S شامل دو جمله $\bar{A}\bar{B}$ است، یعنی:

$$S = \underline{\bar{A}\bar{B}} + \underline{A\bar{B}} = A \oplus B$$

از طرفی تابع C فقط شامل یک جمله AB است یعنی:

$$C = \underline{AB}$$

با استفاده از مقادیر S و C به کمک یک دروازه XOR و یک دروازه AND می‌توانیم مداری مطابق شکل ۴-۱۱ را طراحی کنیم.




شکل ۴-۱۱- مدار نیم جمع گر باینری یک رقمی

در این جمع گر، ورودی رقم نقلی پیش‌بینی نشده است. به همین دلیل، به آن جمع گر ناقص یا نیم جمع گر می‌گویند.

۴-۲-۲- جمع کننده کامل (Full Adder):


برای انجام عملیات جمع اعداد دو دویی نیاز به مداری داریم که بتواند ۳ رقم یک بیتی باینری را با هم جمع کند. چنین مداری را جمع کننده کامل می‌گویند و با F.A. نشان می‌دهند.

مستلزم آن است که هر دو نیم جمع کننده رقم نقلی یک ایجاد کنند، و این تنها در صورتی تحقق می‌باید که هر دو ورودی نیم جمع کننده یک باشند.



شکل ۴-۱۳- بلوک دیاگرام تمام جمع گر

حال اگر هر دو ورودی a_k و b_k برابر یک باشند، خروجی $C_1 = 1$ و $S_1 = 0$ می‌شود. چون خروجی $S_1 = 0$ است، خروجی $C_2 = 0$ می‌شود، (آیا می‌دانید چرا؟) اگر ورودی‌های a_k و b_k همزمان یک نشوند، خروجی $C_1 = 0$ می‌شود؛ یعنی، هرگز خروجی‌های C_1 و C_2 همزمان یک نمی‌شوند.



يعني، تمام جمع گري که در موقعیت مکانی K قرار مي گيرد، باید سه بیت C_k و b_k را با یک دیگر جمع کند.


$$C_k + a_k + b_k$$

رابطه بالا را می‌توانیم به صورت زیر بنویسیم.

$$C_k + a_k + b_k = C_k + (a_k + b_k)$$

يعني، ابتدا ارقام a_k و b_k را با هم جمع کنیم و سپس حاصل جمع آن ها را با C_k جمع می‌کنیم. در طراحی مدار نیز باید به همین ترتیب عمل کنیم. در شکل ۴-۱۲ مدارهای نیم جمع کننده شکل ۴-۱۲ به صورت بلوک دیاگرام نشان داده شده است در این مدار ابتدا نیم جمع کننده HA₁ ارقام a_k و b_k را با هم جمع می‌کند و سپس نیم جمع کننده HA_n حاصل جمع این دو رقم را با C_k به دست می‌آورد.

توجه داشته باشید که هرگز ورودی‌های دروازه OR (گیت شماره ۳) همزمان یک نمی‌شود، زیرا این امر





شکل ۴-۱۴- بلوک دیاگرام یک جمع گر n بیتی

به زمین اتصال داده می‌شود. دو عدد هشت بیتی $B_4 B_3 B_2 B_1 B_0$ و $A_7 A_6 A_5 A_4 A_3 A_2 A_1 A_0$ را با هم جمع می‌کنیم. ابتدا در آی‌سی IC_1 (سمت راستی) ارقام $A_3 A_2 A_1 A_0$ با $A_7 A_6 A_5 A_4$ جمع می‌شوند و اگر رقم نقلی ایجاد شود به پایه ۱۴ آی‌سی سمت چپ انتقال می‌یابد. سپس ارقام $A_5 A_4 A_3 A_2 A_1$ با $B_4 B_3 B_2 B_1 B_0$ جمع شده و در صورتی که رقم نقلی ایجاد شود در پایه ۱۴ آی‌سی دوم ظاهر می‌شود. حاصل جمع چهار بیت کم ارزش‌تر در پایه‌های ۹ و ۶ و ۲ و ۱۵ آی‌سی سمت راست و حاصل جمع چهار بیت با ارزش بالاتر را در پایه‌های ۹ و ۶ و ۲ و ۱۵ آی‌سی سمت چپ مشاهده می‌کنید.




جهت هنرجویان علاقه‌مند: با استفاده از نرم‌افزار مولتی سیم یا پروتئوس دو عدد آی‌سی ۷۴۸۳ مدار شکل ۴-۱۶ را ببینید و با تغییر ورودی‌ها به حالت صفر و یک نتیجه را در خروجی‌های مدار مشاهده کنید.



شکل ۴-۱۶-چگونگی انجام دادن عمل جمع دو عدد هشت بیتی به ۷۴LS83 کمک دو جمع گر

مطابق این الگو، خروجی‌های طبقه اول- یعنی S و C_1 - بلا فاصله پایدار می‌شوند، ولی خروجی‌های طبقه دوم، ابتدا حاصل جمع a_1+b_1 را نشان می‌دهند و پس از رسیدن C_1 به حاصل جمع پایدار خود می‌رسند. سایر طبقات نیز تا رسیدن رقم نقلی طبقات ماقبل به حالت پایدار نمی‌رسند. این نوع جمع گر را که در آن رقم نقلی به صورت موجی از طبقه اول ایجاد می‌شود و به تدریج طبقات دیگر را تحت تأثیر قرار می‌دهد، جمع گر موازی (Parallel Ripple Carry Adder) با رقم نقلی موجی (Parallel Ripple Carry Adder) می‌نامند. تأخیر انتشار رقم نقلی در مواردی که تعداد ارقام دو عدد زیاد باشد موجب کندی عمل جمع می‌شود. در جمع گرهای با سرعت زیاد با به کار بردن شیوه‌های خاصی رقم نقلی هر طبقه را پیش‌بینی و مستقیماً ایجاد می‌کنند. جمع گرهای باینری چهار بیتی با رقم نقلی موجی به صورت آی‌سی عرضه می‌شود. نمونه‌هایی از این آی‌سی‌ها به صورت تجاری ۱۶ پایه با شماره‌های ۷۴HC8۳ و ۷۴LS8۳ در بازار وجود دارند.

در شکل ۴-۱۵ مشخصات تراشه ۷۴۸۳A را مشاهده می‌کنید.



شکل ۴-۱۵-مشخصات جمع گر چهار بیتی ۷۴۸۳A


برای جمع کردن اعداد بزرگ‌تر از چهار رقم می‌توان از چند تراشه تجاری استفاده کرد. در شکل ۴-۱۶، چگونگی انجام دادن عمل جمع دو عدد هشت بیتی را با استفاده از دو جمع گر چهار بیتی ۷۴LS8۳ مشاهده می‌کنید. در تراشه سمت راست چون رقم نقلی از مرحله اولی وجود ندارد پایه ۱۳ این آی‌سی

بر اساس جدول تفريقي کننده ناقص عبارت مربوط به خروجی‌ها را می‌نويسيم.

$$D = \overline{xy} + \overline{x}\overline{y} = x \oplus y$$

$$B = \overline{xy}$$


جالب توجه است که مقادير خروجي D در اينجا با مقادير خروجي در نيم جمع کننده يكسان است. با استفاده از مقادير به دست آمده درتابع خروجي، مدار نيم تفريقي کننده به صورت شكل ۴-۱۷ در مي آيد.



شكل ۴-۱۷- مدار نيم تفريقي کننده

۴-۲-۴- تفريقي کننده کامل F.S: می‌توان مطابق روشی که برای مدارهای «تمام جمع کننده» ذکر شده مدار تمام تفريقي کننده یا تفريقي کننده کامل را نيز با دو تفريقي کننده ناقص و يك گيت OR ساخت.


شکل ۴-۱۸- بلوک دياگرام تفريقي کننده کامل را نشان مي‌دهد.



شكل ۴-۱۸- بلوک دياگرام تفريقي کننده کامل

در شکل ۴-۱۸، رقم قرض گرفته شده از مرحله قبل است. مشابه آن چه که برای مدارهای تمام جمع کننده

گفته شد.



شكل ۴-۱۹- مدار تفريقي کننده کامل

جهت هنرجويان علاقهمند: با استفاده از نرمافزار مولتي سيم مدار تمام جمع گر ۴ بيتی و تمام جمع گر هشت بيتی را ببنديد و نتيجه جمع را در آزمایشگاه مجازی تجربه کنيد. مدار شبیه سازی شده را به کلاس ارائه نمائيد.

۴-۲-۳- تفريقي کننده ناقص S


(Half Subtractor): عمل تفريقي دودوبي را در فصل اول فرا گرفتيم و همان طور که اشاره شده برای اجرای عمل تفريقي از متمم كامل اعداد استفاده مي کييم. مدار تفريقي کننده ناقص يا نيم تفريقي کننده شامل دو ورودي (y,x) و دو خروجي (B,D) است. خروجي D حاصل تفريقي و خروجي B رقم قرضي (Borrow) مي باشد. در حين تفريقي (y,x)، اگر $y \geq x$ باشد يعني (${}^0 - {}^0 = {}^0$)، عمل تفريقي انجام مي شود و به رقم قرضي نياز نداريم. ولی اگر $y < x$ باشد يعني (${}^0 - {}^1 = {}^1$) بايستي يك واحد از مرتبه بالاتر قرض بگيريم. يك واحد قرض گرفته شده از مرتبه بالاتر، ۲ واحد به بيت مورد نظر اضافه مي کند (در سистем دودوبي). اين عمل را عيناً در سистем ددهي شاهد هستيم که منجر به اضافه شدن ۱ واحد به رقم قرض گيرنده مي شود. پس حاصل تفريقي (${}^1 - {}^0 = {}^1$) برابر با يك مي شود. جدول ۴-۵ جدول صحت تفريقي کننده ناقص را نشان مي دهد.

جدول ۴-۵- جدول صحت نيم تفريقي کننده

		مي دانيم		خروجي ها	وريدي ها
X	Y	B	D	B	D
0	0	0	0	0	1
0	1	1	1	0	1
1	0	0	1	1	0
1	1	0	0	0	1
				1	0


همان طور که در شکل ۴-۲۰ مشاهده می‌کنید، چگونگی عمل تفریق دو عدد باینری چهار بیتی با استفاده از آی‌سی ۷۴۸۳ نشان داده شده است. ورودی C_{in} جمع کننده کامل به V_{CC} + وصل شده است تا با افزودن «۱» به \bar{B} ، متمم ۲، B ایجاد شود.

اگر مدار شکل ۴-۲۰ را به صورت شکل ۴-۲۱ تغییر دهیم، بسته به آن که خط کنترل X، «۰» یا «۱» باشد، قادر به انجام عمل $(A+B)$ یا تفریق $(B-A)$ خواهد بود.



شکل ۲۱-۴- مدار جمع کننده / تفریق کننده چهار بیتی

نکته: ورودی C_{in} جمع کننده کامل به خط X وصل شده است وقتی $x=1$ است. (۱) واحد به \bar{B} اضافه می‌شود تا متمم(۲) عدد B به دست آید. برای حذف C_{out} در این مرحله از مدار شکل ۴-۲۲ استفاده ممکن است.



شکل ۴-۲۲- مدار مربوط به پایه C_{out} و خط X

مدار تفریق کننده کامل از دو مدار تفریق کننده ناقص و یک گیت OR مطابق شکل ۴-۱۹ تشکیل شده است. در عمل برای انجام دادن تفریق $(x \cdot y) - x$ را با مکمل دو y جمع می‌کنند و رقم نهایی را نادیده می‌گیرند. به مثال زیر توجه کنید.

مثال ۴-۴: تفریق مستقیم دو عدد با پنری

$$\begin{array}{r}
 11011 \\
 -01110 \\
 \hline
 01101
 \end{array}$$

حاصل ترقية

اگر متمم دو عدد ۱۱۰ را به دست آوریم خواهیم داشت:

$$01110 \xrightarrow{2\text{ متمم}} 10010$$


حال عدد ۱۱۰۱۱ را با متمم ۲ جمع می‌کنیم. رقم نقلی نهایی را حذف می‌کنیم. همان‌طور که مشاهده می‌شود حاصل تفریق در این روش مشابه حاصل تفریق در روش مستقیم است.

$$\begin{array}{r}
 11011 \\
 +10010 \\
 \hline
 \textcircled{X}01101
 \end{array}$$

حاصل تفاضل

رقم نقلی، نهايی

در شکل ۴-۲۰ مدار تفریق‌کننده را با استفاده از آی‌سی ۷۴۸۳ و به کمک متمم ۲ مشاهده می‌کنید.



۴-۲۰_انجام دادن تفریق یه کمک متمم ۲


تمرین کلاسی ۴-۴: چه تفاوتی در خروجی گیت X -NOR و گیت تمرین کلاسی ۳ وجود دارد؟ بنویسید و جدول صحت آن را نیز رسم کنید.

در مقایسه بین دو بیت، ممکن است بزرگ‌تر، کوچک‌تر و مساوی بودن بیتها مورد نظر باشد. جدول ۴-۷ جدول مقایسه بین دو بیت A و B را نشان می‌دهد.

جدول ۴-۷- جدول مقایسه دو بیت A و B

A	B	F ₁			F ₂			F ₃		
		A < B	A = B	A > B	A < B	A = B	A > B	A < B	A = B	A > B
0	0	0	1	0	0	1	0	0	1	0
0	1	1	0	0	1	0	0	0	1	0
1	0	0	0	1	0	0	1	0	0	1
1	1	0	1	0	0	0	1	0	0	1

مطابق جدول ۴-۷ سه خروجی داریم. در شکل ۴-۲۳ بلوك دیاگرام مقایسه کننده یک بیتی را مشاهده می‌کنید:



شکل ۴-۲۳- بلوك دیاگرام مقایسه گر یک بیتی

با توجه به جدول صحت مقایسه گر یک بیتی، عبارت بولی هریک از خروجی‌های F_1 , F_2 و F_3 را می‌نویسیم:

نکته: L به معنی Lower (کمتر)، E به معنی Equal (معادل) و G به معنی Greater (بزرگ‌تر) است.

جهت هنرجویان علاقه‌مند: در آزمایشگاه با استفاده از یک عدد آی‌اسی ۷۴۸۳ مدار شکل ۴-۲۱ را بیندید و با تغییر ورودی‌ها به حالت‌های صفر و یک نتیجه عمل جمع یا تفریق دو عدد دلخواه را مشاهده کنید و جدول صحت مدار را رسم کنید.

مریبان عزیز با استفاده از نرم‌افزار مولتی سیم، مدار تفریق کننده کامل ۴ بیتی را بیندید و نتیجه تفریق را در آزمایشگاه مجازی و مدار شبیه سازی شده به کلاس ارائه نمایید.

۴-۲-۵- مقایسه کننده یک بیتی: در مقایسه دو بیت، اگر فقط قرار باشد که تساوی یا عدم تساوی نشان داده شود، ساده‌ترین مدار استفاده از گیت X NOR در این مقایسه کننده اگر دو بیت مساوی باشند خروجی «۱» و در غیر این صورت خروجی «۰» می‌شود. جدول ۴-۶، جدول صحت گیت X NOR را نشان می‌دهد.

جدول ۴-۶- جدول صحت گیت X-NOR

A	B	F
0	0	1
0	1	0
1	0	0
1	1	1

تمرین کلاسی ۴-۳: از چه گیت دیگری می‌توان برای مقایسه مساوی بودن یا مساوی نبودن دو بیت استفاده کرد؟ جدول صحت آن را نیز رسم کنید.

- ۰۰ اطلاعات اول: به صورت کد شده
- ۰۱ اطلاعات دوم: به صورت کد شده
- ۱۰ اطلاعات سوم: به صورت کد شده
- ۱۱ اطلاعات چهارم: به صورت کد شده

چون هر یک از اطلاعات دارای کدی متفاوت با بقیه است، هیچ کدام از کدها به اشتباه به جای دیگری استفاده نمی‌شود. بنابراین برای رمز کردن کافی است که بتوانیم اطلاعات را به صورت رشته‌هایی متفاوت از صفرها و یکها درآوریم.

اگر اطلاعاتی که به صورت کد درآورده می‌شوند، تنها اعداد باشند، کدهای به دست آمده را کدهای عددی و اگر اطلاعاتی که به صورت کد درآورده می‌شوند، حروف الفبا، ارقام یا علائم باشند، کدهای حرفی عددی نامیده می‌شوند. به طور کلی اگر یک برنامه نرم‌افزاری نصب شده در یک بانک را در نظر بگیریم، مشاهده می‌کنیم که جستجوی اطلاعات از دو طریق شماره حساب و نام فرد امکان‌پذیر است.

در نتیجه در این سامانه به هردو نوع کد عددی و حرفی نیاز داریم. کدهای متنوعی برای نمایش اعداد تعریف شده است، که هر کدام اهداف خاصی را دنبال می‌کنند. ولی به طور کلی می‌توان انواع کد عددی را به صورت جدول ۴-۸ تقسیم‌بندی کرد.

جدول ۴-۸- انواع کد عددی


الف وزن دار ثابت	۱- کد وزن دار
ب وزن دار منفی	
{۱- وزن ۴۲۲۱	
۲- وزن ۸۴۲۱	
پ BCD	
الف همینگ	۲- کد بدون وزن
ب گری	
{۳- مزاد ۳ یا کد افزونی	
پ	
۳- کد باینری (دودویی)	
۴- کد اکتال (هشت تایی)	
۵- کد هگزا دسی مال (شانزده تایی)	

$$F_L = \overline{A}B$$

$$F_E = \overline{A}\overline{B} + AB$$


$$F_H = A\overline{B}$$

با استفاده از توابع به دست آمده از خروجی‌ها می‌توان مدار شکل ۴-۲۴ را طراحی کرد.



شکل ۴-۲۴- مدار مقایسه گر یک‌بیتی

تمرین کلاسی ۴-۵: مدار ۴-۲۵ را تحلیل کنید و جدول صحت هر یک از خروجی‌های F_1 , F_2 و F_3 را رسم کنید. نتیجه را با مدار شکل ۴-۲۴ مقایسه کنید.



شکل ۴-۲۵- مدار تمرین کلاسی

۳- انواع کدها

از آن جا که رمز کردن اطلاعات برای ایجاد ارتباط با رایانه صورت می‌گیرد و از طرفی رایانه تنها صفرها و یکها را می‌شناسد، برای کد کردن اطلاعات کافی است آنها را به صورت رشته‌ای از صفرها و یکها درآوریم که مثلاً برای نشان دادن کد مربوط به چهار نوع اطلاعات دو بیتی متفاوت، به صورت رو به رو عمل می‌کنیم:

توجه داشته باشید که در این روش نمایش اعداد، باید هر رقم ددهی را با چهار بیت باینری نمایش دهیم. در جدول ۴-۹ تفاوت نمایش ارقام ددهی از صفر تا ۹ به صورت باینری و BCD نمایش داده شده است.

جدول ۴-۹ نمایش ارقام ددهی تا ۹ به صورت باینری BCD و

عدد ددهی	عدد باینری	BCD
0	0	0000
1	1	0001
2	10	0010
3	11	0011
4	100	0100
5	101	0101
6	110	0110
7	111	0111
8	1000	1000
9	1001	1001



تمرین کلاسی ۴-۶: اعداد ۷ و ۱۵ و ۴۶۰ در سیستم ددهی را به صورت باینری و کد BCD به دست آورید.

با توجه به تبدیل سیستم‌های باینری، اکتال و هگزادسی‌مال به یکدیگر، می‌توان انواع کدها را به کد BCD تبدیل کرد.

۴-۴- مبدل BCD به 7.S (نمایشگر هفت قطعه‌ای)

نمایشگر هفت قسمتی 7.S (Seven segment display) برای نمایش هر یک از ارقام ۰ تا ۹ به کار می‌رود و با توجه به آن‌چه که توضیح داده می‌شود، معمولاً رقم ددهی را می‌توان به راحتی به کد BCD تبدیل کرد.

در فصل اول به تفصیل در مورد کدهایی که استفاده بیشتری دارند توضیح داده شده است و معرفی این کدها جهت آشنایی است.

۴-۳- مقایسه انواع کد با کد BCD: بعضی از ماشین‌های محاسبه‌گر الکترونیکی عملیات ریاضی را در کد BCD انجام می‌دهند. در کد BCD هر رقم ددهی با چهار بیت باینری معادل آن نشان داده می‌شود.

مثال ۴-۵: اعداد ۳ و ۹ و ۲۳۵ در سیستم ددهی را به صورت کد به دست آورید.

حل: برای تبدیل اعداد باینری به کد BCD در صورتی که تعداد ارقام آنها کمتر از ۴ رقم باشد. کد باینری را می‌نویسیم و سپس به تعدادی که بیت کم دارد در سمت چپ کد باینری صفر اضافه می‌کنیم. مثلاً برای عدد ۳ داریم:


$$(3)_{10} = (11)_2 = 0\ 0\ 1\ 1$$

↑
معادل باینری ۳
↓
کد BCD

در صورتی که تعداد ارقام باینری در جواب عدد مورد نظر برابر با ۴ رقم باشد همان را می‌نویسیم . مثلاً برای عدد ۹ داریم:


$$(9)_{10} = (1001)_2 = (1001)_{BCD}$$

توجه شود اگر عدد ددهی چند رقمی باشد، برای هر رقم ددهی، کد باینری را به دست می‌آوریم، سپس معادل آن را به صورت BCD می‌نویسیم. مثلاً برای عدد ۲۳۵ داریم:



$$(235)_{10} = (11101011)_2 = (0010\ 0011\ 0101)_{BCD}$$

آی سی پایه های f, e, d, c, b, a و g هستند که به ترتیب به پایه های ۱۳، ۱۲، ۱۱، ۱۰، ۹، ۱۵ و ۱۴ وصل می شوند. پایه های ۳ و ۵ آی سی را به V_{CC} وصل می کنند.



شکل ۴-۲۷ نقشه داخلی آی سی ۷۴۴۷



جهت هنرجویان علاقه مند: مدار BCD به ۷.S را برای آی سی ۷۴۴۸ (کاتد مشترک) توسط نرم افزار مولتی سیم بیندید و نتیجه فعالیت آزمایشگاهی را به کلاس ارائه کنید.

۴-۴-۱ مبدل هگزادسی مال به ۷.S: در سیستم هگزادسی مال (شانزده تایی) ارقام از صفر شروع می شوند و تا ۱۵ خاتمه می یابند. همان طور که می دانید از رقم ۱۰ تا ۱۵ را در این سیستم به صورت حروف A تا F نمایش می دهند.


در مبدل هگزادسی مال به ۷.S برای نمایش ارقام می توان از جدول ۴-۱۰ استفاده کرد. البته اگر بخواهیم ارقام سیستم هگزادسی مال را به صورت BCD در ۷.S نمایش دهیم باید از دو عدد ۷.S استفاده کنیم، (آیا می دانید چرا؟)

چون هدف در این قسمت مبدل هگزادسی مال به ۷.S است فقط از یک آی سی ۷۴۴۷ و یک ۷.S استفاده می کنیم و مداری مشابه مدار ۴-۲۶ را می بندیم. ورودی ها مانند مدار ۴-۲۶ در پایه های C, B, A و D می باشد. قرار ۷۴۴۷ در پایه های ۱۰، ۱۱، ۱۲ و ۱۳ قرار دارد. جدول ۴-۱۰ اعداد صفر تا ۱۵ در سیستم دهدهی، تبدیل

برای نمایش کد BCD در ۷.S باید از آی سی ۷۴۴۷ (برای ۷.S آند مشترک) و آی سی ۷۴۴۸ (برای ۷.S کاتد مشترک) استفاده کنیم.

شکل ۴-۲۶ مدار مربوط به این مبدل را نشان می دهد. رقم BCD را به ورودی های آی سی ۷۴۴۷ می دهیم. پایه های C, B, A ورودی های آی سی هستند و پایه های f, e, d, c, b, a و g خروجی های آی سی که به ۷.S اتصال می یابند.

ورودی D با ارزش ترین رقم BCD و ورودی کم ارزش ترین رقم BCD را دریافت می کند. آی سی ۷۷۳۰ نمایشگر هفت قسمتی آند مشترک است. پایه ۱۴ آند مشترک (CA) ورودی مشترک برای تمام LED هاست.




شکل ۴-۲۶ مبدل BCD به ۷.S

برای محدود کردن جریان و جلوگیری از آسیب رسیدن به نمایشگر هفت قطعه ای ۷.S یک مقاومت Ω ۴۷ را به صورت سری با V_{CC} و در مسیر پایه مشترک ۱۴ قرار می دهیم.

در شکل ۴-۲۷ نقشه داخلی و پایه های آی سی ۷۴۴۷ را ملاحظه می کنید.

۷.S به پایه ۱۶ و زمین به پایه ۸ آی سی وصل می شود. پایه های ورودی C, B, A و D به ترتیب به پایه های ۱۰، ۱۱، ۱۲ و ۱۳ آی سی متصل می شود. خروجی های




شکل ۴-۲۸- مدار سؤال ۲
جدول صحت سؤال ۲ الگوی پرسش

$X_3\ X_2\ X_1\ X_0$	$A_1\ A_0\ E_0$
0 0 0 0	
0 0 0 1	
0 0 1 0	
0 0 1 1	
0 1 0 0	
0 1 0 1	
0 1 1 0	
0 1 1 1	
1 0 0 0	
1 0 0 1	
1 0 1 0	
1 0 1 1	
1 1 0 0	
1 1 0 1	
1 1 1 0	
1 1 1 1	

۳- یک مقایسه کننده طراحی کنید که در آن دو عدد دو بیتی A و B را با هم مقایسه کند و وضعیت $A=B$ را در خروجی نشان دهد.

۴- بلوک دیاگرام شکل ۴-۲۹ را که مربوط به یک جمع کننده ۳ بیتی با استفاده از تمام جمع کننده است را کامل کنید.



شکل ۴-۲۹- مدار سؤال ۴

آن به هگزادسی مال و نمایش آن در 7-S ۷ را نشان می دهد.

جدول ۴-۱۰- مبدل هگزا دسی مال به ۷ و نمایش ارقام

سطر	کد باینری	کد هگزا دسی مال	پایه های 7-Seg	نمایش عدد			
a	b	c	d	e	f	g	
0	0 0 0	0	1 1 1	1 1 1	0	0	0
1	0 0 1	1	0 1 1	0 0 0	0	0	1
2	0 1 0	2	1 1 0	1 1 0	1	0	2
3	0 0 1 1	3	1 1 1	1 0 0	1	1	3
4	0 1 0 0	4	0 1 1	0 0 1	1	1	4
5	1 0 1 0	5	1 0 1	1 0 1	1	1	5
6	0 1 1 0	6	1 0 1	1 1 1	1	1	6
7	0 1 1 1	7	1 1 1	0 0 0	0	1	7
8	1 0 0 0	8	1 1 1	1 1 1	1	1	8
9	1 0 0 1	9	1 1 1	1 0 1	1	1	9
10	1 0 1 0	A	1 1 1	1 1 0	1	0	۰
11	1 0 1 1	B	0 0 1	1 1 1	1	1	۱
12	1 1 0 0	C	1 0 0	1 1 1	0	1	۲
13	1 1 0 1	D	0 1 1	1 1 0	1	1	۳
14	1 1 1 0	E	1 1 0	1 1 1	1	1	۴
15	1 1 1 1	F	1 0 0	0 1 1	1	1	۵

۴-۵- الگوی پرسش

۱- نشان دهید چگونه می توان سه تابع:

$$F_1 = A \oplus B \oplus C$$


$$F_2 = \overline{A}BC + A\overline{B}C$$

$$F_3 = ABC$$

را به کمک سه مدار نیم جمع کننده اجرا کرد.

۲- جدول صحت مدار شکل ۴-۲۸ را به دست آورید.

مدار ترکیبی را رسم کنید و جدول صحت آن را به دست آورید.




شکل ۴-۳۱ مدار سؤال ۷

۸- مدار شکل ۴-۳۲ مدار جمع کننده و تفیریق کننده با استفاده از آی‌سی ۷۴۸۳ است. این مدار را با استفاده از نرم افزار بیندید و به کلاس ارائه نمایید.

کلید key = Space را اگر به زمین وصل کنید مدار به عنوان جمع کننده ۴ بیتی عمل می‌کند و می‌توانید با تغییر کلیدهای A تا H اعداد مختلف ۴ بیتی (با اینتری) را به مدار اعمال کنید. و نتیجه جمع را در ۷.S مشاهده کنید. چنانچه key = Space را به V_{CC} وصل کنید مدار به عنوان تفیریق کننده کامل ۴ بیتی عمل می‌کند. با تغییر کلیدهای ورودی، نتیجه را در ۷.S مشاهده کنید.

۵- در شکل ۴-۳۰ تابع خروجی را بنویسید و جدول صحت آن را بدست آورید.




شکل ۴-۳۰ مدار سؤال ۵

۶- دو عدد A= ۱۰۱۰۱۱۱ و B= ۱۰۰۱۱۱ با هم جمع کنید و حاصل جمع را در یک مدار تمام جمع کننده با استفاده از آی‌سی ۷۴ LS ۸۳ نشان دهید. آیا پایه ۱۴ آی‌سی دوم خروجی یک دارد؟

۷- در مدار شکل ۴-۳۱ شرایط زیر برقرار است:
الف) Z₁ موقعی یک است که A=B=۰ ، C=۱ یا A=C=۱ باشد .

ب) Z₂ موقعی یک است که A=۰ ، C=۱ و B=۰ یا A=C=۱ و B=۰ باشد .

ج) در بقیه حالات Z₁=Z₂=۰ است. مدار منطقی این



شکل ۴-۳۲ مدار جمع کننده و تفیریق کننده



جهت هنرجویان علاقهمند:


۹- جدول صحت تفیریق کننده کامل را رسم کنید.

شماره ۱ فقط به ازای ترکیب ورودی $BA = 00$ فعال

$$D_0 = \bar{A}\bar{B}$$


می شود («۱» می شود)، یعنی؛
به همین ترتیب، می توانیم بنویسیم: $D_1 = \bar{A}B$, $D_2 = A\bar{B}$ و $D_3 = AB$

(توجه کنید که در اینجا A متغیر کم ارزش تر و B متغیر با ارزش تر از آن است، یعنی: $A=2^0=1$, $B=2^1=2$). از رمزگشاها برای آدرس دهی اجزای مختلف گیرنده یا فرستنده اطلاعات یک سیستم نیز استفاده می شود؛ مثلاً اگر بخواهیم کلمه ای را در یک سطر معین حافظه بنویسیم یا آن را از سطر معینی از حافظه بخوانیم، نخست باید محل سطر مورد نظر را مشخص کنیم. در شکل ۴-۳۴ سطر ۳۰۵ از یک حافظه با ظرفیت ۱۰۲۴ کلمه آدرس داده شده است (در بخش مدارهای ترتیبی با ساختمن حافظه های نیمه هادی آشنا خواهد شد).



شکل ۴-۳۴-آدرس دهی مکان یک کلمه معین از حافظه

ممکن است رمزگشا با دروازه های NAND ساخته شده باشد. در این صورت، حالت فعال خروجی ها «۰» خواهد بود. در شکل ۴-۳۵ یک رمزگشای ۴ → ۲ نشان داده شده است.




شکل ۴-۳۵-رمزگشای ۴ → ۲

۶-۴- مدارهای رمزگشا (Decoder):

برای دریافت اطلاعات از دستگاه های محاسباتی دیجیتالی مداری مورد نیاز است که اطلاعات را از حالت دودویی به اعشاری تبدیل کند. خروجی این مدارها معمولاً به نمایشگرها متصل می شود. این تبدیل کننده هارا رمزگشا و عملی را که انجام می دهند رمزگشایی می نامیم. هر رمزگشا با n ورودی دارای حداقل 2^n خروجی است و در هر لحظه تنها یکی از 2^n خروجی فعال است. به عبارت دیگر، هر یک از خروجی های آن متناظر با یک ترکیب خاص ورودی (یک جمله حاصل ضرب نرمال یا مین ترم) است.

در شکل ۴-۳۳ یک رمزگشای ۴ → ۲ (بخوانید ۲ به ۴) و در جدول ۴-۱۱ جدول صحبت آن نشان داده شده است.



شکل ۴-۳۳-مدار رمزگشای ۴ → ۲

جدول ۴-۱۱-جدول صحبت مدار رمزگشا


B	A	D ₀	D ₁	D ₂	D ₃
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

ورودی های A و B را ورودی های آدرس و خروجی های D_۰, D_۱, D_۲ و D_۳ را خروجی های داده می نامیم. همان طور که در شکل دیده می شود، خروجی دروازه



نکته: در آی‌سی‌ها از کلمات Enable و Disable استفاده می‌کنند. کلمه Enable به معنی فعال کننده و Disable به معنی غیرفعال کننده به کار می‌رود.

با توجه به جدول صحت ۴-۱۳ هرگاه یک ورودی را با X نشان دهنده معنای این است که اگر ارزش منطقی صفر یا یک باشد برای خروجی مدار بی‌تفاوت است. و در سطر اول جدول صحت چون ورودی E در صفر منطقی قرار گرفته است عمل رمزگشایی انجام نمی‌شود. در سطرهای دوم تا پنجم چون ورودی E برابر با «یک» است عمل رمزگشایی انجام خواهد شد. در شکل ۴-۳۷ ۴ مدار یک رمزگشایی ۸ → ۳ به همراه جدول صحت آن، جدول ۴-۱۴ نشان داده شده است. همان‌طور که ملاحظه می‌کنید، رمزگشا دارای دو خط فعال کننده G₁ و G₂ است که حالت فعال آنها برای G₁ برابر یک و برای G₂ برابر صفر است. در کتاب‌های راهنمای تراشه‌های تجاری؛ وضعیت ورودی و خروجی‌ها را به جای صفر و یک با حروف L (مخفف High) و H (Low) مشخص می‌کنند.



جدول ۴-۱۲- جدول صحت رمزگشای ۴ → ۲


B	A	D ₀	D ₁	D ₂	D ₃
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

جدول ۴-۱۲- جدول صحت دکودر ۴ → ۲ با حالت فعال Low را نشان می‌دهد.

همان‌طور که در شکل نشان داده شده، دروازه شماره ۳ در حالت فعال است، ورودی‌های این دروازه از \bar{A} و B گرفته شده است.

در بعضی از رمزگشاها علاوه بر ورودی‌های آدرس، یک ورودی فعال کننده (Enable) (تواناساز) نیز پیش‌بینی شده است. اگر این ورودی در حالت غیر فعال نگهداشته شود، رمزگشایی انجام نخواهد شد.

در شکل ۴-۳۶ یک رمزگشا ۴ → ۲ با خط تواناساز به همراه جدول صحت آن را در جدول ۴-۱۳ مشاهده می‌کنید.




شکل ۴-۳۶- رمزگشای ۴ → ۲ با خط تواناساز

جدول ۴-۱۳- جدول صحت دکودر ۴ → ۲ با خط تواناساز

E	B	A	D ₀	D ₁	D ₂	D ₃
0	X	X	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

جدول ۴-۱۵- مربوط به مثال ۶-۴

	C	B	A	f_1	f_2
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1




ب) مشخصات پایه‌های آی‌سی ۷۴۱۳۸

شکل ۴-۳۷- مدارهای داخلی و مشخصات آی‌سی ۷۴۱۳۸

حل: چون $F_7 = \Sigma m(1, 5, 6, 7)$ و $F_6 = \Sigma m(0, 2, 4, 7)$

است، برای اجرای هریک از توابع F_7 و F_6 از یک دروازه OR چهار ورودی مطابق شکل ۴-۳۸ استفاده می‌کنیم.



شکل ۴-۳۸- رمز گشا $\rightarrow ۸$

اگر رمز گشا با دروازه‌های NAND ساخته شده باشد، در اجرای توابع منطقی به جای دروازه‌های OR باید از دروازه‌های NAND استفاده کنیم (به یاد آورید که ترکیب NAND NAND معادل AND-OR ترکیب است).

مثال ۷-۴: یک مدار تمام‌جمع‌کننده یک بیتی با استفاده از رمز گشا طراحی کنید.

حل: ابتدا جدول صحت S و C مربوط به جمع‌کننده کامل را به دست می‌آوریم حال با توجه به جدول صحت

۱۶-۴ داریم:

نکته: هدف از نمایش مدارهای داخلی آی‌سی فقط شناسایی پایه‌های آی‌سی است و در آزمون‌ها از مدار داخلی آی‌سی نباید سؤال داده شود.

جدول ۴-۴- جدول صحت رمز گشای ۸ $\rightarrow ۳$ با دو خط تواناساز

INPUTS				OUTPUTS								
ENABLE	\bar{G}_2	C	B	A	Y ₀	Y ₁	Y ₂	Y ₃	Y ₄	Y ₅	Y ₆	Y ₇
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	H	L	H	H	H	H
H	L	L	H	L	H	H	H	H	L	H	H	H
H	L	L	H	H	H	H	H	H	H	L	H	H
H	L	H	H	L	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L

برای اجرای توابع منطقی نیز می‌توانیم از رمز گشا استفاده کنیم. بدین منظور باید هریک از متغیرهارا به ورودی آدرس متناظر با ارزش آن و همه خروجی‌های رمز گشا را که متناظر با حالت‌های «۱» تابع است، به ورودی‌های یک دروازه OR وصل کنیم.

مثال ۶-۴: با توجه به جدول ۱۵-۴ توابع منطقی F_7 را به کمک یک رمز گشای ۸ $\rightarrow ۳$ اجرا کنید.

جدول ۱۶-۴- جدول صحت جمع کننده کامل


	A	B	C _{in}	C _{OUT}	S
0	0	0	0	0	0
1	0	0	1	0	1
2	0	1	0	0	1
3	0	1	1	1	0
4	1	0	0	0	1
5	1	0	1	1	0
6	1	1	0	1	0
7	1	1	1	1	1

مطابق جدول ۱۷-۴ خروجی‌های S و C_{out} در سطرهای زیر جواب یک دارند.


$$S = \sum m(1, 2, 4, 7) \quad S = \sum m(1, 2, 4, 7)$$

$$C_{out} = \sum m(3, 5, 6, 7)$$


در تمام جمع کننده ۳ ورودی و ۲ خروجی داریم. پس رمزگشایی را انتخاب می‌کنیم که ۳ ورودی داشته باشد و ۸ خروجی و خروجی‌ها را بر اساس مین‌ترم‌ها به هم وصل می‌کنیم.




شکل ۱۷-۴-۳۹- مدار جمع کننده با استفاده از رمزگشا



شکل ۱۷-۴۰- یک سامانه دیجیتال






شکل ۴-۴۲- مدار رمزگذار $2 \rightarrow 4$

تمرین کلاسی ۴-۱۰: در مدار شکل ۴-۴۲ اعداد باینری صفر تا دو چگونه ظاهر می‌شوند؟ توضیح دهید.

در شکل ۴-۴۳ دیاگرام یک رمزگذار $3 \rightarrow 8$ (بخوانید به ۳) و در جدول ۴-۱۸ جدول صحبت آن نشان داده شده است. همان‌طور که مشاهده می‌کنید، در هر لحظه باید فقط یکی از ورودی‌های رمزگذار در حالت فعال باشد.




شکل ۴-۴۳- بلوک دیاگرام رمزگذار $3 \rightarrow 8$

جدول ۴-۱۸- جدول صحبت یک رمزگذار $3 \rightarrow 8$

ورودی‌ها								خروجی‌ها		
I ₇	I ₆	I ₅	I ₄	I ₃	I ₂	I ₁	I ₀	C	B	A
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

یک رمزگذار با m ورودی ددهی باید دارای n خروجی باشد؛ به طوری که همواره نامساوی $2^n \geq m$ برقرار باشد. برای مثال یک صفحه کلید با شماره‌های صفر تا سه را می‌توان به دو خط باینری تبدیل کرد. در شکل ۴-۴۱ بلوك دیاگرام یک رمزگذار $2 \rightarrow 4$ به همراه جدول صحبت در جدول ۴-۱۷ نشان داده شده است.




شکل ۴-۴۱- بلوك دیاگرام رمزگذار $2 \rightarrow 4$

جدول ۴-۱۷- جدول صحبت رمزگذار $2 \rightarrow 4$

I ₃	I ₂	I ₁	I ₀	B	A
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

همان‌طور که مشاهده می‌کنید، در هر لحظه باید فقط یکی از ورودی‌های رمزگذار در حالت فعال قرار گیرد تا درست عمل کند. ورودی I_0 , I_1 , ... معرف کلیدهای ورودی است و ۱ در جدول نشان دهنده فعال بودن آن کلید است.

مدار رمزگذار $2 \rightarrow 4$ را می‌توان مطابق شکل ۴-۴۲ طراحی کرد. چنان‌چه کلید ۳ فشرده شود یکی از خطوط دو گیت OR «۱» منطقی می‌شود. که سبب ایجاد عدد باینری سه «۱۱» در خروجی رمزگذار می‌شود.



شکل ۴-۴۵- رمزگذار ددهی به باینری

جدول ۴-۱۹- جدول صحّت رمزگذار ددهی به باینری

INPUTS									OUTPUTS			
1	2	3	4	5	6	7	8	9	A ₃	A ₂	A ₁	A ₀
0	1	1	1	1	1	1	1	1	0	0	0	1
1	0	1	1	1	1	1	1	1	0	0	1	0
1	1	0	1	1	1	1	1	1	0	0	1	1
1	1	1	0	1	1	1	1	1	0	1	0	0
1	1	1	1	0	1	1	1	1	0	1	0	1
1	1	1	1	1	0	1	1	1	0	1	1	0
1	1	1	1	1	1	0	1	1	0	1	1	1
1	1	1	1	1	1	1	0	1	1	0	0	0
1	1	1	1	1	1	1	1	0	1	0	0	1
1	1	1	1	1	1	1	1	1	0	0	0	0

همان‌گونه که متذکر شدیم، در یک لحظه معین فقط یکی از ورودی‌های رمزگذار می‌تواند فعال شود؛ مثلاً در شکل ۴-۴۵ اگر کلید ۹ فشرده شود، در خروجی مدار

ترکیب باینری همارز آن یعنی ۱۰۰۱ ظاهر می‌شود.

حال اگر به طور اتفاقی کلیدهای ۶ و ۹ همزمان

فشرده شوند، در خروجی مدار ترکیب باینری ۱۱۱۱ ظاهر می‌شود که معادل هیچ کدام از ارقام ۶ یا ۹ نیست. برای پیش‌گیری از بروز این‌گونه خطاهای رمزگذارهای صنعتی


مطابق جدول فوق، معادلات بول هریک از خروجی‌های A، B و C را می‌نویسیم:

$$A = I_1 + I_7 + I_5 + I_7$$

$$B = I_7 + I_7 + I_6 + I_7$$


$$C = I_4 + I_5 + I_6 + I_7$$

مدار این رمزگذار در شکل ۴-۴۴ رسم شده است.



شکل ۴-۴۴- مدار رمزگذار ۳

مدارهای رمزگذار را می‌توان با دروازه‌های منطقی NAND نیز طراحی کرد. در این صورت، حالت فعال ورودی‌ها «۰» خواهد بود. در شکل ۴-۴۵ مدار یک R-MZGZDAR ددهی به باینری که با دروازه‌های NAND اجرا شده است را مشاهده می‌کنید. جدول صحّت این مدار را در جدول ۴-۱۹ آورده‌ایم. توجه کنید که در این مدار برای رقم صفر، ورودی خاصی در نظر گرفته نشده است؛ زیرا زمانی که همه کلیدهای ۱ تا ۹ قطع باشند، خروجی‌های مدار در حالت «۰۰۰۰۰۰۰۰» منطقی قرار می‌گیرند که معادل صفر اعشاری است.



پ) مدارهای داخلی

شکل ۴-۴۶ رمزگذار تقدیمی SN74147

جدول ۴-۲۰ جدول صحت آی سی SN74147 را نشان می‌دهد.

جدول ۴-۲۰- جدول صحت رمزگذار تقدیمی SN74147


INPUTS									OUTPUTS			
1	2	3	4	5	6	7	8	9	A ₃	A ₂	A ₁	A ₀
H	H	H	H	H	H	H	H	H	H	H	H	H
X	X	X	X	X	X	X	L		L	H	H	L
X	X	X	X	X	X	X	L	H	L	H	H	H
X	X	X	X	X	X	L	H	H	H	L	L	L
X	X	X	X	X	X	L	H	H	H	L	L	H
X	X	X	X	X	X	L	H	H	H	L	L	H
X	X	X	X	X	X	L	H	H	H	L	H	L
X	X	X	X	X	X	L	H	H	H	L	H	H
X	X	X	X	X	X	L	H	H	H	L	H	H
X	X	X	X	X	X	L	H	H	H	L	H	H
X	X	X	X	X	X	L	H	H	H	L	H	H
X	X	X	X	X	X	L	H	H	H	L	H	H

H = High logic level , L = Low logic level , X = irrelevant.


را طوری طراحی می‌کنند که در صورت فشرده شدن هم‌زمان چند کلید، فقط ترکیب باینری همارز بزرگ‌ترین رقم اعشاری را تولید کنند. این رمزگذارها را رمزگذارهای با رعایت تقدم (Priority Encoder) می‌نامند.

مثالاً اگر دو کلید ۶ و ۹ هم‌زمان فشرده شوند، رمزگذار صنعتی ارزش کلید ۹ را تولید می‌کند.

تراسه (آی‌سی) SN74147 یک رمزگذار ددهی به باینری با رعایت تقدم است. مشخصات کامل آن را در شکل ۴-۴۶ مشاهده می‌کنید. در شکل ۴-۴۶-الف علامت استاندارد آی‌سی، در شکل ۴-۴۶-ب نمای بالا و شماره پایه‌های آی‌سی و در شکل ۴-۴۶-پ مدارهای داخلی آن را ملاحظه کنید.



الف) علامت استاندارد IEEE/ANSI




ب) نمای بالا و شماره پایه‌ها

این مدار با توجه به آدرسی که برای آن انتخاب می‌شود، به یکی از ورودی‌ها اجازه عبور می‌دهد. به عبارت دیگر، عملکرد آن درست شبیه یک کلید چند حالت است؛ با این تفاوت که حالت کلید به صورت دیجیتالی انتخاب می‌شود. دیاگرام عملیاتی یک مالتی‌پلکسر در شکل ۴-۴۷ نشان داده شده است. ورودی‌های انتخاب حالت را ورودی‌های آدرس (Address Inputs) و ورودی‌های اصلی مالتی‌پلکسر ورودی‌های داده (Data inputs) و خروجی مالتی‌پلکسر را خروجی تابع یا به اختصار خروجی می‌نامند. یک مالتی‌پلکسر با n خط آدرس، می‌تواند یکی از 2^n ورودی اصلی را انتخاب کند.


A_1	A_0	$f = \overline{A}_1 \overline{A}_0 D_0 + \overline{A}_1 A_0 D_1 + A_1 \overline{A}_0 D_2 + A_1 A_0 D_3$
0	0	1 $D_0 + 0 D_1 + 0 D_2 + 0 D_3$
0	1	0 $D_1 + 1 D_0 + 0 D_2 + 0 D_3$
1	0	0 $D_2 + 0 D_1 + 1 D_0 + 0 D_3$
1	1	0 $D_3 + 0 D_0 + 0 D_1 + 1 D_2$

جدول ۴-۲۱- مدار تسهیم کننده
در رمزگذار ۱ \rightarrow ۴



شکل ۴-۴۷- شماتی عمومی یک متمرکز کننده

در شکل ۴-۴۸ مدار یک مالتی‌پلکسر ۱ \rightarrow ۴ (بخوانید ۴ به ۱) نشان داده شده است. در این شکل، ورودی‌های اصلی مالتی‌پلکسر با D_0, D_1, D_2 و D_3 و ورودی‌های آدرس آن با A_1 و A_0 و خروجی مدار با F مشخص شده است.




شکل ۴-۴۸- مدار متمرکز کننده ۱ \rightarrow ۴

تذکر مهم: هدف از نمایش مدارهای داخلی آی‌سی‌ها آشنایی با مدارهای است و به هیچ عنوان در آزمون‌ها نباید سؤالی در این رابطه طراحی شود.

۴-۸- مدارهای متمرکز کننده یا تسهیم کننده (Multiplexer)


مالتی‌پلکسر یکی از پرکاربردترین مدارهای ترکیبی است که مانند یک انتخاب‌کننده (Selector) عمل می‌کند.




شکل ۴-۴۹ → مدار یک مالتیپلکسر ۱

در شکل ۴-۵۰ → مدار یک مالتیپلکسر ۱ به بازار عرضه می‌شود مشاهده می‌کنید.

در شکل ۴-۵۰ - الف نماد استاندارد آی‌سی، در شکل ۴-۵۰ - ب نمای بالا و شماره پایه‌های آی‌سی و در شکل ۴-۵۰ - پ مدارهای داخلی آی‌سی نشان داده شده است.



الف) نماد استاندارد



ب) نمای بالا و شماره پایه

با توجه به شکل ۴-۴۸ معادله بولی تابع F را می‌نویسیم.

$$F = \overline{A_1} \overline{A_0} D_0 + \overline{A_1} A_0 D_1 + A_1 \overline{A_0} D_2 + A_1 A_0 D_3$$

تابع F به فرم مجموع حاصل ضرب‌ها است؛ یعنی، در هر حالت فقط یکی از جملات آن ممکن است «۱» باشد. مثلاً اگر حالت $A_0 = 0$ و $A_1 = 1$ را انتخاب کنیم، فقط جمله $\overline{A_1} A_0$ برابر «۱» است. لذا خواهیم داشت:

$$F = 0 \times D_0 + 0 \times D_1 + 1 \times D_2 + 0 \times D_3 = D_2$$


یعنی، F عیناً از D_2 تبعیت می‌کند، به عبارت دیگر، آدرس $A_1 A_0 = 10$ دروازه شماره (۳) را برای عبور باز می‌کند. بقیه حالت‌های تابع را نیز به همین ترتیب می‌توانیم، مشخص کنیم. در جدول ۴-۲۱ کلیه حالت‌های تابع مشخص شده است.

در اغلب مالتیپلکسرهای علاوه‌بر ورودی‌های آدرس، یک خط کنترل اضافی نیز پیش‌بینی شده است. این ورودی اضافی با نام‌های فعال‌ساز (تواناساز) Enable مشخص می‌شود.

چنان‌چه این ورودی در یک حالت از پیش تعریف شده «۰» یا «۱» باشد، همه دروازه‌های AND را مسدود می‌سازد و از انتقال اطلاعات ورودی به خروجی مدار پیش‌گیری می‌کند. به عبارت دیگر، این ورودی مقدم بر ورودی‌های آدرس است. در شکل ۴-۴۹ یک مالتیپلکسر ۱ → ۲ با ورودی توواناساز به همراه جدول صحت آن نشان داده شده است.

جدول ۴-۲۲ → جدول صحت مالتیپلکسر ۱

A_0	EN	f
X	1	0
0	0	D_0
1	0	D_1



پ) مدارهای داخلی

شکل ۴-۵ مدار مالتیپلکسر ۱ → ۸ تجاری (SN ۷۴۱۵۱)


در کامپیوتراها مالتیپلکسرهای به عنوان گذرگاه داده‌ها ایفای نقش می‌کنند. در این موارد، معمولاً Data Bus به مالتیپلکسرهای چند بیتی نیاز داریم؛ مثلًا، اگر بخواهیم اطلاعات را توسط یک خط انتقال از دو سیستم A و B به سیستم C برسانیم و این اطلاعات در قالب کلمات چهار بیتی باشند، به یک مالتیپلکسر ۱ → ۲، ۴ بیتی نیاز داریم. امکان عرضه مالتیپلکسرهای چند بیتی به صورت تراشه‌های تجاری وجود ندارد دلیل این امر، افزایش تعداد پایه‌های ضروری آنهاست. لذا باید با استفاده از مالتیپلکسرهای یک بیتی، مالتیپلکسر مورد نیاز خود را طراحی کنیم. در مورد مثال فوق، با استفاده از یک تراشه ۷۴۱۵۷ که شامل چهار مالتیپلکسر ۱ → ۲ یک بیتی است، یک مالتیپلکسر ۱ → ۲ چهار بیتی مطابق شکل ۴-۵-الف، ب، پ، ت، و ث طراحی می‌کنیم؛ یعنی کلاً چهار مالتیپلکسر یک بیتی را به صورت موازی به کار می‌بریم.

جدول صحبت آی‌اسی SN ۷۴۱۵۱ را در جدول ۴-۲۳ مشاهده می‌کنید.

جدول ۴-۲۳-جدول صحبت مالتیپلکسر SN ۷۴۱۵۱

inputs			outputs	
SELECT			STROBE	
C	B	A	G	Y W
X	X	X	H	L H
L	L	L	L	D0 D0
L	L	H	L	D1 D1
L	H	L	L	D2 D2
L	H	H	L	D3 D3
H	L	L	L	D4 D4
H	L	H	L	D5 D5
H	H	L	L	D6 D6
H	H	H	L	D7 D7

همان‌طور که در جدول ۴-۲۳ مشاهده می‌کنید، خروجی W معکوس خروجی Y است.




الف) مدار اصلی یک ۴ → ۱ Mux که با استفاده از چهار ۲ یک بیتی ساخته شده است.


INPUTS			OUTPUT Y
STROBE G	SELECT A/B	A B	"157, 'LS157, "S157
H	X	X X	L
L	L	L X	L
L	L	H X	H
L	H	X L	L
L	H	X H	H

H = high level , L = Low level , X = irrelevant


ت) جدول صحت



ث) مدارهای داخلی



ب) نماد استاندارد IEEE/ANSI




DIP نوع

Flat نوع


پ) نمای بالا و شماره پایهها

شکل ۴-۵۱-الف چگونگی ساخت Mux چندبیتی؛ ب تا ث- مشخصات تراشه تجاری SN74157




شکل ۴-۵۳- یک مالتیپلکسر $1 \rightarrow 4$ همراه جدول صحت آن

مثال ۴-۸: یک مالتیپلکسر $1 \rightarrow 8$ را با دو عدد مالتیپلکسر $1 \rightarrow 4$ و یک مالتیپلکسر $1 \rightarrow 2$ طراحی کنید(شکل ۴-۵۴).



شکل ۴-۵۴- مدار مثال ۴-۸

همان طور که گفته شد، افزایش تعداد پایههای ورودی مالتیپلکسر در طراحی مدارهای منطقی ضروری است. بنابراین در این بخش نحوه توسعه ورودیهای یک مالتیپلکسر را با طراحی یک مالتیپلکسر $1 \rightarrow 4$ به وسیله سه عدد مالتیپلکسر $1 \rightarrow 2$ تشریح می‌کنیم. در شکل ۴-۵۲ بلوك دیاگرام یک مالتیپلکسر $1 \rightarrow 2$ را همراه با جدول صحت آن در جدول ۴-۲۴ مشاهده می‌کنید. در این مدار به ازای آدرس $A_1 = 1$ ورودی D_1 به خط خروجیوصل شده است.



شکل ۴-۵۲- بلوك دیاگرام مالتیپلکسر $1 \rightarrow 2$

جدول ۴-۲۴- جدول صحت مالتیپلکسر $1 \rightarrow 2$

A ₀	F
0	D ₀
1	D ₁

اگر سه عدد مالتیپلکسر $1 \rightarrow 2$ را مطابق شکل ۴-۵۳ به یکدیگر اتصال دهیم یک مالتیپلکسر $1 \rightarrow 4$ شکل می‌گیرد.

شکل ۴-۵۳، خط آدرس A_1 مالتیپلکسرهای ورودی با یکدیگر موازی شده‌اند و خط آدرس کم‌ارزش‌تر A_0 مالتیپلکسر $1 \rightarrow 4$ را تشکیل می‌دهد و خط آدرس A_2 مالتیپلکسر سوم (خروجی) به عنوان خط آدرس با ارزش‌تر A_1 مالتیپلکسر $1 \rightarrow 4$ قرار می‌گیرد.

یکی از کاربردهای مالتی‌پلکسر، اجرای توابع منطقی است. برای اجرای یک تابع منطقی n متغیری می‌توان از یک مالتی‌پلکسر با n خط آدرس یا $n-1$ خط آدرس یا 2^n خط آدرس استفاده کرد. در هر مورد باید تابع را بر حسب n متغیر یا $n-1$ متغیر یا $n-2$ متغیری که به خطوط آدرس مالتی‌پلکسر وصل می‌شوند، بسط نرمال داد. برای سهولت کار معمولاً متغیرها را به پایه‌های آدرس متناظر آنها وصل می‌کنند. مثلاً اگر بخواهیم تابع $F(A, B, C) = \sum_{m=0}^{2^3-1} A^m B^m C^m$ را که در آن ارزش متغیرها به ترتیب $A=4, B=2, C=1$ است، به کمک یک مالتی‌پلکسر 1 $\rightarrow 8$ اجرا کنیم باید کم ارزش‌ترین متغیر را به کم ارزش‌ترین آدرس مالتی‌پلکسر وصل کنیم یعنی باید C را به پایه A و B را به پایه A و A را به پایه A آدرس مالتی‌پلکسراصال دهیم.

(پایه‌های A_1, A_2, A_3 و A_4 پایه‌های آدرس مالتی‌پلکسراست). با ذکر چند مثال، چگونگی استفاده از مالتی‌پلکسر را نشان می‌دهیم.

مثال ۴-۱۰:

تابع منطقی $F(A, B, C) = A\bar{B} + BC + A(\bar{C} + B)$ را به کمک یک مالتی‌پلکسر 1 $\rightarrow 8$ اجرا کنید.

حل:

$$F = A\bar{B} + BC + A(\bar{C} + B)$$

$$F = A\bar{B} + BC + A\bar{C} + AB$$

تابع را به صورت استاندارد می‌نویسیم.

$$\begin{aligned} F &= A\bar{B}(\bar{C} + C) + BC(\bar{A} + A) \\ &\quad + A\bar{C}(\bar{B} + B) + AB(\bar{C} + C) \end{aligned}$$


عبارت‌ها را در پرانتز ضرب می‌کنیم.

$$\begin{aligned} F &= A\bar{B}\bar{C} + A\bar{B}C + A\bar{C}B + ABC \\ &\quad + A\bar{B}C + ABC + A\bar{C}B + ABC \end{aligned}$$

بزرگ‌ترین مالتی‌پلکسری که در دسترس قرار دارد و به صورت آی‌اسی (IC) به بازار عرضه شده است، یک مالتی‌پلکسر 1 $\rightarrow 16$ با شماره تجاری ۷۴۱۵۰ است. در صورتی که بخواهیم ورودی‌های بیشتری را متمرکز سازیم، باید از چند مالتی‌پلکسر استفاده کنیم.

مثال ۹-۴: با استفاده از ۹ مالتی‌پلکسر 1 $\rightarrow 8$ یک مالتی‌پلکسر 1 $\rightarrow 64$ بسازید.

حل: ابتدا هر ۸ ورودی را به یک مالتی‌پلکسر 1 $\rightarrow 8$ روی یک خط متمرکز می‌کنیم. سپس ۸ خط متمرکز شده را به کمک یک مالتی‌پلکسر 1 $\rightarrow 8$ دیگر دوباره روی یک خط متمرکز می‌سازیم. در شکل ۴-۵۵ اجرای اصولی چنین مالتی‌پلکسری نشان داده شده است.



شکل ۴-۵۵ اجرای اصولی یک مالتی‌پلکسر 1 $\rightarrow 64$ با استفاده از دو مرحله تمرکز (مثال $(ABCDEF)=100001$ عددی)

۴-۹- الگوی پرسش

- ۱- تعداد خط خروجی دودویی یک رمزگذار با ۲۰
حالت را محاسبه کنید.
- ۲- تعداد خط آدرس دهی یک مالتیپلکسر
۵۱۲→۱ را محاسبه کنید.
- ۳- یک مالتیپلکسر ۱→۴ را با ورودی تواناساز صفر
فعال رسم کنید.
- ۴- تابع $F(A,B,C) = \sum_m (0, 1, 4, 6)$ را با یک
مالتیپلکسر ۱→۸ اجرا کنید.



جهت هنرجویان علاقهمند: ۵- جدول ۴-۲۵
جدول صحت یک جمع‌کننده کامل است. که S حاصل
جمع (Sum) و C رقم نقلی (Carry) جمع‌کننده کامل را
مشخص می‌کند. مطابق این جدول تابع منطقی S و
 C را با دو مالتیپلکسر ۱→۸ طراحی و رسم کنید.

جدول ۴-۲۵- جدول صحت یک جمع‌کننده کامل

A	B	C_{in}	C	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

**۶- رابطه خروجی S و C را بر اساس جدول ۴-۲۵
بنویسید.**

**۷- تابع F مدار شکل ۴-۵۷ را که با آی سی مالتیپلکسر
۷۴۱۵۱ اجرا شده است، بنویسید.**

جملات تکراری را حذف می‌کنیم.


$$F = ABC + A\bar{B}C + \bar{A}BC + ABC + A\bar{B}\bar{C}$$

۴ ۵ ۳ ۷ ۶


$$\Sigma m (3, 4, 6, 7)$$

مطابق شکل ۴-۵۶ باید ورودی‌های متناظر با هر یک از جملات تشکیل دهنده تابع «۱» منطقی شود. لذا این ورودی‌ها (ورودی‌های D_3 تا D_7) را به $+V_{cc}$ و بقیه ورودی‌ها (ورودی D_0 ، D_1 و D_2) به ترتیب متناظر با جملات \bar{ABC} ، $\bar{AB}\bar{C}$ ، $\bar{A}\bar{B}\bar{C}$ و $A\bar{B}\bar{C}$ را به زمین وصل می‌کنیم). توجه کنید که متغیر C در جدول صحت کم ارزش‌ترین متغیر تابع است و به همین دلیل، به ورودی آدرس A یعنی کم ارزش‌ترین ورودی آدرس وصل شده است.

A	B	C	آدرس انتخاب شده	خروجی مورد نیاز
0	0	0	D_0	0
0	0	1	D_1	0
0	1	0	D_2	0
0	1	1	D_3	1 → \bar{ABC}
1	0	0	D_4	1 → $\bar{AB}\bar{C}$
1	0	1	D_5	1 → $\bar{A}\bar{B}\bar{C}$
1	1	0	D_6	1 → $AB\bar{C}$
1	1	1	D_7	1 → ABC



شکل ۴-۵۶- مدار و جدول مالتیپلکسر ۱→۸ مثال ۴-۱۰



شکل ۴-۵۷ - مدار سؤال ۷ الگوی پرسش

صفحه نمایش مشاهده کنید. تمرين ۵ الگوی پرسش را

۴-۱۰ - کاربا نرم افزار

مدار شکل ۴-۵۸ رمزگذار است، مدار را توسط نرم افزار اجرا کنید.

نرم افزار مولتی سیم بیندید و صحت عملکرد آن را در

