


در شکل ۹-۷۶ بلوک دیاگرام یک رمزگذار ۲→۴ به همراه جدول صحت این رمزگذار نشان داده شده است.




شکل ۹-۷۶ بلوک دیاگرام رمزگذار ۲→۴

جدول ۹-۴۳ جدول صحت رمزگذار ۲→۴

I ₃	I ₂	I ₁	I ₀	B	A
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

همان طور که مشاهده می کنید، یک صفحه کلید با شماره‌های صفر تا سه را می توان به دو خط باینری، تبدیل کرد. در هر لحظه باید فقط یکی از ورودی های رمزگذار در حالت فعال قرار گیرد تا درست عمل کند. مدار رمزگذار ۲→۴ را می توان مطابق شکل ۹-۷۷ طراحی کرد. چنانچه کلید ۳ فشرده شود ورودی گیت های OR برابر «۱» منطقی می شود و عدد باینری سه «۱۱» را در خروجی رمزگذار ایجاد می کند.



شکل ۹-۷۵ یک سامانه دیجیتال

آی سی ۷۷۳۰ نمایشگر هفت قسمتی آند مشترک است. پایه ۱۴ آند مشترک (common anode) و ورودی مشترک برای تمام LED هاست.


در این مدار کلیه کلیدها S_۴، S_۳، S_۲، S_۱ و ورودی های آی سی هستند و پایه های a، b، c، d، e، f، g خروجی های آی سی می باشند، که به Seg. 7 اتصال می یابند.

تمرین کلاسی ۸:



یک رمزگشا با ۸ خط خروجی دارای چند خط آدرس

است؟



۲-۱۰-۹ مدارهای رمزگذار (Encoder)

اعدادی که به کامپیوتر یا سامانه ی دیجیتالی داده می شود در سیستم دهدهی هستند. چون کامپیوتر با اعداد باینری کار می کند اعداد دهدهی باید به اعداد باینری تبدیل شوند. مداری که اطلاعات را از حالت دهدهی به باینری تبدیل می کند، رمزگذار نام دارد، شکل ۹-۷۵ یک سامانه ی دیجیتالی را نشان می دهد.

ولت می شود و یکی از ورودی های گیت OR در سطح یک منطقی قرار می گیرد. در این وضعیت خروجی گیت OR نیز در وضعیت یک منطقی است.

۹-۱۱ آزمایش شماره ۳

زمان اجرا: ۲ ساعت آموزشی

۹-۱۱-۱ هدف آزمایش: بررسی عملکرد مدار رمز گشا (BCD به 7.Seg)

۹-۱۱-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:


ردیف	نام و مشخصات	تعداد/مقدار
۱	منبع تغذیه ۰-۳۰ ولت ۱A	یک دستگاه
۲	دی کدور BCD به 7.Seg	یک عدد
۳	برد مدار چاپی آزمایش	یک قطعه
۴	سیم رابط	به مقدار لازم
۵	مولتی متر دیجیتالی	یک دستگاه

۹-۱۱-۳ مراحل اجرای آزمایش


■ وسایل و قطعات مورد نیاز را آماده کنید

■ مدار شکل ۸۰-۹ را که قبلاً روی برد مدار چاپی

ساخته شده است، بررسی کنید.




شکل ۸۰-۹ مدار آزمایش




شکل ۷۷-۹ مدار رمزگذار ۲→۳

در شکل ۷۸-۹ دیاگرام یک رمزگذار ۳→۸ (بخوانید ۸ به ۳) نشان داده شده است.




شکل ۷۸-۹ بلوک دیاگرام رمزگذار ۳→۸

مدار این رمزگذار در شکل ۷۹-۹ رسم شده است.



شکل ۷۹-۹ مدار رمزگذار ۳→۸

همان گونه که در شکل ۷۹-۹ مشاهده می کنید، با فشردن هر کلید، افت ولتاژ دو سر مقاومت های ۱kΩ، حدوداً ۵



شکل ۹-۸۲ مدار متمرکز کننده ۴ → ۱

در تابع F_1 برای مثال حالت $A_1=1$ و $A_0=0$ را انتخاب می‌کنیم. در این حالت فقط جمله $A_1 A_0$ برابر «۱» است لذا خواهیم داشت:

$$F = 0 \times D_0 + 0 \times D_1 + 1 \times D_2 + 0 \times D_3 = D_2$$

یعنی F عیناً از D_2 تبعیت می‌کند به عبارت دیگر اگر آدرس $A_1 A_0 = 10$ داده شود، فقط دروازه‌ی شماره ۲ را برای عبور D_2 باز می‌کند، بقیه‌ی حالت‌های تابع را نیز به همین ترتیب می‌توانیم مشخص کنیم.

تمرین کلاسی ۹

برای باز شدن دروازه منطقی شماره ۱ و عبور D_1 خطوط آدرس $A_1 A_0$ چه حالتی دارند؟


تمرین کلاسی ۱۰:

اگر ورودی‌های آدرس $A_1=1$ و $A_0=1$ باشد، کدام خروجی‌ها فعال می‌شود؟ توضیح دهید.

بخش دوم

مدارهای ترکیبی (مالتی پلکسر و دی‌مالتی پلکسر) ۹-۱۲ مدارهای متمرکز کننده یا تسهیم کننده (Multiplexer)

مالتی پلکسر یکی از پرکاربردترین مدارهای ترکیبی است که مانند یک انتخاب‌کننده (Selector) عمل می‌کند. این مدار با توجه به آدرسی که برای آن انتخاب می‌شود، به یکی از ورودی‌ها اجازه عبور می‌دهد. به عبارت دیگر، عملکرد آن شبیه یک کلید چندحالتی است با این تفاوت که حالت کلید به صورت دیجیتالی انتخاب می‌شود. دیاگرام عملیاتی یک مالتی پلکسر در شکل ۹-۸۱ نشان داده شده است. ورودی‌های انتخاب حالت را ورودی‌های آدرس (Address input) و ورودی‌های اصلی مالتی پلکسر ورودی‌های داده (Data input) و خروجی مالتی پلکسر همان تابع خروجی است که آن را به اختصار خروجی تابع یا خروجی می‌نامند.



ورودی‌های آدرس یا انتخاب

شکل ۹-۸۱ دیاگرام یک مالتی پلکسر

در شکل ۹-۸۲ مدار یک مالتی پلکسر ۴ → ۱ (بخوانید


۴ به ۱) نشان داده شده است. در این شکل ورودی‌های اصلی مالتی پلکسر با D_0, D_1, D_2, D_3 و ورودی‌های آدرس آن با A_1, A_0 و خروجی مدار با F مشخص شده است. با توجه به شکل ۹-۸۲ معادله بولی تابع F را می‌نویسیم

$$F = \bar{A}_1 \bar{A}_0 D_0 + \bar{A}_1 A_0 D_1 + A_1 \bar{A}_0 D_2 + A_1 A_0 D_3$$


مثال ۱۱: به چه دلیل برای عبور اطلاعات مربوط به D_2 رابطه خروجی به صورت $A_1 \bar{A}_0 D_2$ است توضیح دهید؟

Flat (تخت) ساخته می شود.

در شکل ۸۵-۹ مدار داخلی آی سی مالتی پلکسر ۱→۸ نشان داده شده است.




الف- نماد استاندارد



ب- تصویر از بالا و شماره پایه ها
شکل ۸۴-۹ سی مالتی پلکسر

ویژه هنرجویان علاقه مند:

در شکل ۸۵-۹ مدار داخلی آی سی مالتی پلکسر ۱→۸ نشان داده شده است.




شکل ۸۵-۹ مدار داخلی مالتی پلکسر ۱→۸

در اغلب مالتی پلکسر ها علاوه بر ورودی های آدرس، یک خط کنترل اضافی نیز پیش بینی شده است. این ورودی اضافی را با نام های فعال ساز (تواناساز) Enable مشخص می کنند.

چنان چه این ورودی در یک حالت از پیش تعریف شده «۰» یا «۱» باشد، همه دروازه های AND را مسدود می سازد و از انتقال اطلاعات ورودی به خروجی مدار جلوگیری می کند. به عبارت دیگر این ورودی مقدم بر ورودی های آدرس است. در شکل ۸۳-۹ یک مالتی پلکسر ۱→۲ با ورودی تواناساز و در جدول ۴۶-۹ جدول صحت آن نشان داده شده است.

جدول ۴۶-۹ جدول صحت مالتی پلکسر ۱→۲

A_0	EN	F
X	۱	۰
۰	۰	D_0
۱	۰	D_1



شکل ۸۳-۹ مدار یک مالتی پلکسر ۱→۲

در شکل ۸۴-۹ مدار یک مالتی پلکسر ۱→۸ که به شماره تجارتي ۷۴۱۵۱ به بازار عرضه می شود را مشاهده می کنید در شکل ۸۴-۹ الف نماد و استاندارد آی سی، در شکل ۸۴-۹ ب تصویر IC از بالا و شماره پایه های آن نشان داده شده است. این آی سی در دو نوع Dual (موازی) و

با انتخاب $AB=00$ اطلاعات ورودی F به خط خروجی D_0 انتقال می یابد. با انتخاب $AB=01$ اطلاعات ورودی F به خط خروجی D_1 و با انتخاب $AB=10$ به D_2 و با انتخاب $AB=11$ به D_3 انتقال می یابد با توجه به نکات بیان شده می توان جدول صحت دی مالتی پلکسر فوق را به صورت جدول ۹-۴۸ نشان داد.

جدول ۹-۴۸

انتخاب گرها		خروجی ها			
A	B	D_0	D_1	D_2	D_3
۰	۰	F	۰	۰	۰
۰	۱	۰	F	۰	۰
۱	۰	۰	۰	F	۰
۱	۱	۰	۰	۰	F

با توجه به جدول، تابع منطقی هر خروجی به صورت زیر

نوشته می شود


$$D_0 = \bar{A}\bar{B}F$$

$$D_1 = \bar{A}BF$$

$$D_2 = A\bar{B}F$$

$$D_3 = ABF$$

مدار این دی مالتی پلکسر با توجه به رابطه منطقی D_0 تا D_3 مانند شکل ۹-۸۷ است.



شکل ۹-۸۷ دی مالتی پلکسر ۱→۴

آی سی ۷۴۱۳۸ یک دی مالتی پلکسر ۱→۸ با سه خط انتخاب گر است. شکل ۹-۸۸ مدار این آی سی را نشان می دهد.

جدول صحت آی سی ۷۴۱۵۱ SN را در جدول ۹-۴۷ مشاهده می کنید. خروجی W معکوس خروجی Y است.


جدول ۹-۴۷ جدول صحت مالتی پلکسر SN ۷۴۱۵۱

Input			Output	
Select		Strobe	y	w
C	B	\bar{G}		
X	X	X	L	H
L	L	L	D_0	\bar{D}_0
L	L	H	D_1	\bar{D}_1
L	H	L	D_2	\bar{D}_2
L	H	H	D_3	\bar{D}_3
H	L	L	D_4	\bar{D}_4
H	L	H	D_5	\bar{D}_5
H	H	L	D_6	\bar{D}_6
H	H	H	D_7	\bar{D}_7

۹-۱۲ دی مالتی پلکسر یا پخش کننده

(Demultiplexer)

دی مالتی پلکسر مداری است که اطلاعات را از یک خط در ورودی خود دریافت می کند و آن را به یکی از 2^n خط خروجی انتقال می دهد. انتخاب یک خط خروجی توسط m خط انتخاب کننده (Selector line) تعیین می شود. شکل ۹-۸۶ بلوک دیاگرام یک دی مالتی پلکسر را نشان می دهد. بلوک دیاگرام، مدار را مانند کلیدی نشان می دهد که ورودی f را با فرمانی که از دو خط A و B می گیرد. به یکی از خروجی های D_0 تا D_3 انتقال می دهد.



شکل ۹-۸۶ بلوک دیاگرام دی مالتی پلکسر

۹-۱۴ آزمایش شماره ۴

زمان انجام آزمایش: ۲ ساعت

۹-۱۴-۱ هدف آزمایش: بررسی عملکرد مدار مالتی

پلکسر

۹-۱۴-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:


ردیف	نام و مشخصات	تعداد/ مقدار
۱	منبع تغذیه ۰-۳۰ ولت ۱A	یک دستگاه
۲	بردبرد یا برد آزمایشگاهی	یک عدد
۳	دیود نوردهنده LED	یک عدد
۴	مقاومت 150Ω و 470Ω و $\frac{1}{4}$ وات	از هر کدام یک عدد
۵	آی سی ۷۴۱۵۱	یک عدد
۶	ابزار عمومی کارگاه الکترونیک	یک سری

۹-۱۴-۳ مراحل اجرای آزمایش:

الف: شناسایی پایه های آی سی مالتی پلکسر

۸→۱


■ آی سی ۷۴۱۵۱، مالتی پلکسر ۱→۸ است. نماد و شماره پایه های آی سی مطابق شکل ۹۰-۹۱ است.




شکل ۹۰-۹۱ شماره ی پایه های آی سی

■ آی سی ۷۴۱۵۱ را در اختیار بگیرید و شکل آن را

رسم کنید



شکل ۸۸-۹۱ مشخصات پایه های آی سی دی مالتی پلکسر تصویر پایه های آی سی از بالا به صورت شکل ۸۹-۹۱ است.



شکل ۸۹-۹۱ تصویر از بالا و شماره پایه ها

به طور کلی دی مالتی پلکسر در مواردی که اطلاعات از یک منبع دریافت می شود و در چند منبع دیگر قرار می گیرد، به کار می رود. برای مثال می توان قرار دادن اطلاعات خروجی از یک رایانه به چند ترمینال را ذکر کرد.

توجه

شماره آی سی بیان شده در این فصل جهت آشنایی با مدار داخلی آن ها است و نباید اطلاعات مربوط به شماره آی سی و شماره پایه های آن را به خاطر سپرد.





در صورت نیاز به برگه های اطلاعات که در Data book وجود دارد مراجعه کنید. همچنین در آزمون ها با ارائه نقشه می توان مشخصات فنی را مورد سؤال قرار داد.



ب: بررسی عملکرد آی سی مالتی پلکسر

■ مدار شکل ۹۱-۹ را روی برد برد ببندید.

Vcc=+ ۵volt



شکل ۹۱-۹ آی سی مالتی پلکسر

■ تغذیه ی مدار را به آی سی وصل کنید (پایه ی ۸ به زمین الکتریکی و پایه ی ۱۶ به +۵ ولت وصل شود).
پایه ی ۷ (EN) را آزاد قرار دهید و یا به +۵ ولت وصل کنید.

■ آدرس $A=0$ ، $B=0$ ، $C=0$ را انتخاب کنید. برای این منظور پایه های ۹، ۱۰ و ۱۱ را به زمین الکتریکی وصل کنید در این حالت زمانی که $EN=0$ شود اطلاعات ورودی D به

■ اطلاعات روی آی سی را بنویسید.



■ پایه های آی سی را شناسایی کنید و کار هر پایه را به

اختصار در جدول ۹-۴۹ شرح دهید.

جدول ۹-۴۹

شماره پایه	کار هر پایه به اختصار
۱	
۲	
۳	
۴	
۵	
۶	
۷	
۸	
۹	
۱۰	
۱۱	
۱۲	
۱۳	
۱۴	
۱۵	
۱۶	

انتقال یابد آدرس ABC را بنویسید



۴-۱۴-۹ نتایج آزمایش

نتایج حاصل از این آزمایش را به طور خلاصه در چند سطر بنویسید.



خروجی منتقل می شود.

■ D را زمین کنید و $EN=0$ قرار دهید در این حالت سطح ولتاژ پایه ۵ (خروجی) منطقی و LED خاموش است. این مطلب را تحقیق کنید و نتایج را یادداشت نمایید.



■ D را برابر (۱) منطقی قرار دهید. برای این منظور D را +۵ ولت وصل کنید. سطح ولتاژ پایه ۵ (۵) و وضعیت LED را مورد بررسی قرار دهید و نتایج را یادداشت کنید.



■ آدرس ABC را برابر ۱۰۱ انتخاب کنید. اطلاعات کدام ورودی توسط آدرس فوق به خروجی انتقال پیدا می کند؟



■ ورودی مورد نظر را در سطح ولتاژ ۰ و ۱ قرار دهید و در هر مرحله $EN=0$ قرار دهید و سطح ولتاژ خروجی و وضعیت LED را مورد بررسی قرار داده و نتایج را یادداشت کنید.




سوال ۲۹: اگر آدرس $ABC=110$ باشد اطلاعات کدام ورودی به خروجی انتقال پیدا می کند؟



سوال ۳۰: اگر با اطلاعات پایه شماره ۱۲ به خروجی


(صحیح غلط)

۸- نام مدار شکل ۹۲-۹ است و مقدار خروجی مدار ۹۲-۹ برابر (صفر یک) منطقی است




شکل ۹۲-۹


۹- برای بردن اطلاعات ثبت شده از یک حافظه رایانه به چندین ترمینال خروجی از مدار (مالتی پلکسر دی مالتی پلکسر) استفاده می کنیم.
۱۰- کلمات enable و disable در آی سی ها به چه معنا است ؟




۱۱- برای راه اندازی هفت قطعه ای ۷.Segment از چه مداری استفاده می شود ؟



۱۲- بلوک دیاگرام مربوط به دی مالتی پلکسر ۴→۱ را رسم کنید.




۱۳- بلوک دیاگرام مربوط به دی مالتی پلکسر ۴→۱ را رسم کنید .




آزمون پایانی فصل (۴-۹) مدارهای ترکیبی



۱- یک دیکودر با سه خط آدرس در ورودی دارای چند خط خروجی است ؟




۲- یک 7.Segment با نقطه‌ی اعشار دارای چند LED است ؟



۳- اگر مدار رمز گشا از گیت های NAND ساخته شده باشند در این صورت حالت فعال خروجی ها (صفر ، یک) خواهد بود.

۴- در مدارهای رمز گشایی که دارای ورودی فعال کننده (enable) هستند ، اگر این ورودی غیرفعال باشد رمز گشایی انجام نخواهد شد.
صحیح غلط

۵- مدار دیکودر اطلاعات (دهدهی باینری) در ورودی رابه اطلاعات (دهدهی باینری) در خروجی تبدیل می کند .



۶- در مدار رمز گذار در هر لحظه فقط یکی از ورودی های مدار در حالت فعال می باشد
صحیح غلط

۷- مهم ترین کاربرد رمز گشا آدرس دهی به حافظه است.

قبل از شروع قسمت پنجم فصل ۹ به سوالات پیش آزمون

۹-۵ پاسخ دهید.

قسمت پنجم - مدارهای ترتیبی


۹-۱۵ بررسی انواع مدارهای فلیپ فلاپ (Flip Flop)

۹-۱۵-۱ بررسی کلی: حفظ اطلاعات در سلول های

حافظه توسط مدار فلیپ فلاپ انجام می شود. فلیپ فلاپ ها تا مادامی که تغذیه مدار برقرار است می توانند اطلاعات را که به صورت صفر یا یک هستند در خود نگه دارند. فلیپ فلاپ ها باید در هر زمان اطلاعات را که به صورت ۰ یا ۱ منطقی است بپذیرند و در خود نگه دارند. بدیهی است با تغییر حالت در اطلاعات ورودی، اطلاعات موجود در حافظه تغییر می کند.

۹-۱۵-۲ مدار پایه ای فلیپ فلاپ: مدار فلیپ

فلاپ را می توان با استفاده از دو گیت NOR مطابق شکل ۹-۹۳ به وجود آورد. در مدار از خروجی یک گیت به ورودی گیت دیگر اتصال داده شده است که مسیر فیدبک را ایجاد می کند.




شکل ۹-۹۳ مدار فلیپ فلاپ

این فلیپ فلاپ دارای دو خروجی است که یکی Q و دیگری نفی آن \bar{Q} (کیونات) نام دارد. دو ورودی آن S و R نام دارند. S حرف اول کلمه Set و R حرف اول کلمه Reset (ری ست) است.


۳-۱۵-۹ طرز کار مدار فلیپ فلاپ S-R

همان طوری که قبلاً در مورد گیت NOR گفته شد اگر حداقل یکی از ورودی های گیت NOR یک باشد خروجی آن صفر است و تنها زمانی که تمام ورودی گیت NOR صفر باشد خروجی آن ۱ می شود شکل ۹-۹۴ این دو وضعیت را نشان می دهد.




شکل ۹-۹۴ وضعیت ورودی های گیت NOR

فرض کنیم در لحظه شروع مطابق شکل ۹-۹۵، $S=1$ و $R=0$ است.




شکل ۹-۹۵ فلیپ فلاپ RS

در این حالت چون یکی از ورودی های گیت شماره دو، ۱ است خروجی آن مساوی با صفر خواهد شد. از طرفی خروجی $Q=0$ به یکی از ورودی های گیت شماره یک فیدبک شده است. این فیدبک هر دو ورودی گیت NOR شماره یک را صفر می کند و $Q=1$ می شود. این شرایط در خروجی به صورت پایدار باقی می ماند تا ورودی ها تغییر حالت دهند. شکل ۹-۹۶ وضعیت خروجی گیت ها را نشان می دهد.



شکل ۹-۹۶ اگر $S=1$ و $R=0$ باشد $Q=1$ و $\bar{Q}=0$ می شود




شکل ۹-۹۹ $Q=1, \bar{Q}=0$

ب - ممکن است مطابق شکل ۹-۱۰۰، $Q=0, \bar{Q}=1$


باشد در این صورت $Q=0$ و $\bar{Q}=1$ باقی می ماند.

پس در شرایط $S=0$ و $R=0$ وضعیت Q و \bar{Q} تغییر نمی کند و مشابه آخرین حالت قبل از این مرحله، پایدار باقی می ماند.



شکل ۹-۱۰۰ $Q=0, \bar{Q}=1$ حافظه در همین حالت باقی می ماند


در صورتی که مطابق شکل ۹-۱۰۱، $S=1$ و $R=1$ شود چون یکی از ورودی های گیت های NOR یک است خروجی آن ها یعنی Q و \bar{Q} برابر با صفر می شود.




شکل ۹-۱۰۱ اگر $S=1$ و $R=1$ باشد Q و \bar{Q} در چه حالتی باقی می ماند؟

این حالت یعنی $Q=\bar{Q}=0$ تعریف نشده است و نباید ایجاد شود زیرا اگر بعد از مرحله $R=S=1$ که $Q=\bar{Q}=0$ شده است ورودی های S و R به صفر تغییر حالت دهند، خروجی فلیپ فلاپ بین ۰ و ۱ نوسان می کند و بعد از چند مرحله نوسان، Q به طور تصادفی روی ۰ و یا ۱ ثابت می ماند و

اگر مطابق شکل ۹-۹۷ و ۹-۹۸ ورودی ها به $S=0$ و $R=1$ تغییر حالت دهند، چون یکی از ورودی های گیت NOR شماره یک برابر با یک است خروجی آن یعنی $Q=0$ می شود. از طرفی $Q=0$ به یکی از ورودی های گیت NOR شماره دو فیدبک می شود و هر دو ورودی این گیت را صفر می کند بنابراین $\bar{Q}=1$ می شود.



شکل ۹-۹۷ حالتی که $S=0$ و $R=1$ است $Q=0, \bar{Q}=1$ می شود. اگر مطابق شکل ۹-۹۸ $S=0$ و $R=0$ شود چون هر دو ورودی صفر هستند نمی توانند وضعیت خروجی گیت ها را تعیین کنند. وضعیت خروجی هر گیت به ورودی دیگر آن یعنی به ورودی فیدبک شده بستگی دارد.



شکل ۹-۹۸ در حالتی که $S=0$ و $R=0$ خروجی ها به Q و \bar{Q} بستگی دارند.

در این شرایط دو حالت پیش می آید.

الف: اگر مطابق شکل ۹-۹۹، $Q=1$ و $\bar{Q}=0$ باشد در این صورت خروجی در همین حالت یعنی $Q=1, \bar{Q}=0$ باقی می ماند (چرا؟)

در جدول درستی ۹-۵۱ چهار حالت ورودی و وضعیت خروجی Q و \bar{Q} برای فلیپ فلاپ با گیت NAND مشخص شده است.


جدول ۹-۵۱ جدول درستی فلیپ فلاپ R-S با گیت NAND

S	R	Q_t
۰	۰	حالت ممنوعه
۰	۱	۱
۱	۰	۰
۱	۱	Q_{t-1}

تفاوت فلیپ فلاپ با گیت NAND و فلیپ فلاپ با گیت NOR در خروجی آن ها است. جداول ۹-۵۰ را با ۹-۵۱ مقایسه کنید.

۹-۱۵-۵ فلیپ فلاپ S-R با پالس ساعت (CP- clock pulse)


فلیپ فلاپ S-R ساعتی از یک مدار S-R ساده و دو گیت NAND اضافی مطابق شکل ۹-۱۰۴ تشکیل می شود.



شکل ۹-۱۰۴ S-R ساعتی

پالس ساعت ورودی (CP) به عنوان یک سیگنال فعال ساز عمل می کند. هنگامی که $CP=0$ است S_1 و R_1 یک می شود در این شرایط خروجی Q و \bar{Q} تغییر وضعیت نمی دهند و حالت قبل خود را حفظ می کنند. شکل ۹-۱۰۵ و ۹-۱۰۶ این حالت ها را نشان می دهد.

قفل می شود. حالت $R=S=1$ را حالت ممنوعه می گویند، شکل ۹-۱۰۲



شکل ۹-۱۰۲ اگر $S=1$ و $R=1$ شود $Q=0$ و $\bar{Q}=0$ خواهد شد این حالت را حالت ممنوعه می گویند.


چهار حالت بررسی شده برای فلیپ فلاپ در جدول درستی ۹-۵۰ نشان داده شده است. منظور از Q_t وضعیت حافظه در لحظه t و منظور از Q_{t-1} وضعیت حافظه قبل از لحظه t (Q_t) است.

جدول ۹-۵۰ جدول درستی فلیپ فلاپ R-S با گیت NOR

S	R	Q_t
۰	۰	Q_{t-1}
۰	۱	۰
۱	۰	۱
۱	۱	حالت ممنوعه

۹-۱۵-۴ مدار فلیپ فلاپ S-R با گیت NAND

مدار فلیپ فلاپ را با گیت NAND نیز می سازند. شکل ۹-۱۰۳ فلیپ فلاپ S-R را با گیت NAND نشان می دهد.



شکل ۹-۱۰۳ فلیپ فلاپ S-R یا NAND

چهار حالت ممکن برای حالت S-R وجود دارد. این ۴ حالت مشابه فلیپ فلاپ S-R با گیت NOR است.


جدول ۹-۵۲ جدول درستی فلیپ فلاپ S-R ساعتی را نشان می دهد. نماد بلوکی S-R ساعتی در شکل ۹-۹۸ آمده است. عیب اساسی دو نوع فلیپ فلاپ SR و SR ساعتی حالت ممنوعه آن است.

جدول ۹-۵۲ جدول درستی S-R ساعتی

CP	S	R	Q_t
۰	۰	۰	Q_{t-1}
۰	۰	۱	Q_{t-1}
۰	۱	۰	Q_{t-1}
۰	۱	۱	Q_{t-1}
۱	۰	۰	Q_{t-1}
۱	۰	۱	۰
۱	۱	۰	۱
۱	۱	۱	حالت ممنوعه

خروجی در لحظه t

خروجی قبل از لحظه t




شکل ۹-۱۰۸ نمای بلوکی S-R ساعتی

۹-۱۵-۶ فلیپ فلاپ J-K


همان طور که قبلاً ذکر شده اشکال عمده فلیپ فلاپ S-R مربوط به حالت تعریف نشده آن یعنی وضعیت $R=S=1$ است. برای اصلاح این حالت از فلیپ فلاپ J-K استفاده می شود. در شکل ۹-۱۰۹ مدار فلیپ فلاپ J-K رسم شده است.

ورودی های S و R اثری در خروجی ندارند




شکل ۹-۱۰۵ خروجی $Q=0$ حالت قبل را حفظ می کند و ثابت می ماند

ورودی های S و R اثری در خروجی ندارند




شکل ۹-۱۰۶ خروجی $Q=1$ حالت قبل را حفظ می کند و ثابت می ماند

اگر $CP=1$ شود خروجی گیت NAND شماره ۳ و ۴ بر اساس ورودی های S و R تغییر می کند و در این حالت خروجی Q و Q-bar مطابق جدول درستی فلیپ فلاپ S-R می شود، شکل ۹-۱۰۷



شکل ۹-۱۰۷ $CP=1$ است Q و Q-bar از مقادیر S و R تبعیت می کنند.

درست شده است که یکی مستر (Master) و دیگری اسلیو (Slave) نام دارد. شکل ۱۱۶ - نقشه بلوکی فلیپ فلاپ را نشان می دهد. توجه داشته باشید که در نقشه بلوکی خطوط فیدبک از Q و \bar{Q} به ورودی ها رسم نشده است.




شکل ۱۱۶ - نقشه بلوکی فلیپ فلاپ JK-MS بدون رسم مسیر فیدبک


جدول درستی فلیپ فلاپ JK-MS مانند جدول درستی فلیپ فلاپ JK است. فقط در فلیپ فلاپ JK-MS اطلاعات در لبه نزولی پالس ساعت وارد حافظه می شوند. جدول ۵۴ - ۹ جدول درستی فلیپ فلاپ JK-MS را نشان می دهد. نماد بلوکی فلیپ فلاپ JK-MS را در شکل ۱۱۷ - ۹ ملاحظه می کنید.

جدول ۵۴ - ۹ جدول درستی فلیپ فلاپ JK-MS


j	K	CP	Q_t
0	0	\downarrow	حالت قبلی را حفظ می کند. Q_{t-1}
0	1	\downarrow	Reset 0
1	0	\downarrow	Set 1
1	1	\downarrow	حالت قبلی عکس می شود. \bar{Q}_{t-1}



شکل ۱۱۷ - ۹ نماد بلوکی فلیپ فلاپ JK-MS




شکل ۱۱۳ - ۹ $J=1, K=1, Q=0$



شکل ۱۱۴ - ۹ با فیدبک خروجی Q و \bar{Q} به ورودی وضعیت جدید $Q=1$ و $\bar{Q}=0$ ظاهر شده است.

حال اگر مطابق شکل ۱۱۵ - ۹، $CP=0$ شود، در این لحظه Q روی آخرین وضعیت خود ثابت می ماند. این حالت فلیپ فلاپ را پدیده دور خود چرخیدن (Race Around) می گویند. برای برطرف کردن این عیب از فلیپ فلاپ JK-MS استفاده می شود.



شکل ۱۱۵ - ۹ Q و \bar{Q} فیدبک می شوند چون $CP=0$ است خروجی تغییر نمی کند.

۸-۱۵-۹ فلیپ فلاپ JK-MS (MS= Master Slave)

نوع دیگری از فلیپ فلاپ وجود دارد که آن را JK-MS می نامند. این فلیپ فلاپ از دو فلیپ فلاپ S-R جداگانه


۹-۱۵-۹ عملکرد ورودی های پیش تنظیم (Pre

(Preset) و پاک کردن (Clear) (Clear)

در زمان وصل تغذیه به مدار فلیپ فلاپ ، وضعیتی که حافظه در آن قرار می گیرد یعنی حالت Q در انواع فلیپ فلاپ ها کاملاً تصادفی است. برای ایجاد یک حالت معین و تعریف شده اولیه ، از ورودی Preset و Clear استفاده می کنیم.

به عنوان مثال در یک ماشین حساب برای انجام عملیات جدید ضروری است که اطلاعات قبلی از حافظه پاک شود. گاهی نیز ممکن است بخواهیم قبل از اجرای عملیات ، اطلاعات جدید را در حافظه قرار دهیم . در این حالت با استفاده از ۲ خط Preset و Clear قبل از این که از طریق J و K بخواهیم اطلاعات را وارد حافظه کنیم حافظه را پاک (خالی) یا پر می کنیم . در خاتمه این دو خط را غیر فعال نموده و توسط ورودی های J و K اطلاعات جدید را وارد حافظه می کنیم . در شکل ۱۱۸ - ۹ نماد بلوکی فلیپ فلاپ J-K با خط Pr و Clear رسم شده است.

از این فلیپ فلاپ به عنوان یک سلول ثبات (ثابت کننده) استفاده می کنند زیرا اطلاعات ورودی آن پس از هر پالس ساعت وارد حافظه فلیپ فلاپ شده و تا پالس ساعت بعدی حفظ می شود. این فلیپ فلاپ را می توان به کمک هر یک از انواع فلیپ فلاپ JK ، SR ، یا JK-MS ساخت . برای این منظور باید ورودی S را نفی کنیم. سپس آن را به R اتصال دهیم. همچنین می توان ورودی J را نفی کرد و به ورودی K اتصال داد. شکل ۱۲۰ - ۹ یک فلیپ فلاپ D را با استفاده از فلیپ فلاپ J-K نشان می دهد.




شکل ۱۲۰ - ۹ فلیپ فلاپ D با استفاده از فلیپ فلاپ JK

جدول درستی فلیپ فلاپ D مطابق جدول ۵۵ - ۹ است


جدول ۵۵ - ۹ جدول درستی فلیپ فلاپ D

CP	D	Q
	0	0
	1	1

در شکل ۱۲۱ - ۹ نماد بلوکی فلیپ فلاپ نوع D رسم




شکل ۱۲۱ - ۹ نماد مداری فلیپ فلاپ D



شکل ۱۱۸ - ۹ نماد بلوکی فلیپ فلاپ JK با Pr و Cl

۱۰-۱۵-۹ فلیپ فلاپ نوع (Delay) (D)


این فلیپ فلاپ تنها دارای یک ورودی است که ورودی D نام دارد ، شکل ۱۱۹ - ۹.



شکل ۱۱۹ - ۹ فلیپ فلاپ D

۱۱-۱۵-۹ فلیپ فلاپ نوع (Toggle) T:

اگر دو ورودی فلیپ فلاپ JK را به هم وصل کنیم و اتصال مشترک را T بنامیم. فلیپ فلاپ جدیدی ساخته می شود که به آن فلیپ فلاپ نوع T یا کلیدی گویند. شکل ۹-۱۲۲ نحوه تبدیل فلیپ فلاپ J-K را به T نشان می دهد.



شکل ۹-۱۲۴ T=1 است در لبه نزولی پالس ساعت Q_t برعکس می شود.

جدول ۹-۵۶ جدول درستی T-FF را براساس عملکرد JK-FF نشان می دهد. این جدول را می توان به صورت جدول ۹-۵۷ خلاصه کرد.


جدول ۹-۵۶ جدول درستی T-FF براساس عملکرد JK-FF

T	CLK	J	K	Q_{t-1}	Q_t
0		0	0	0	→0
0		0	0	1	→1
1		1	1	0	→1
1		1	1	1	→0


جدول ۹-۵۷ جدول درستی T-FF

T	CP	Q_t
0		Q_{t-1} حالت قبلی را حفظ می کند.
1		$\overline{Q_{t-1}}$ حالت قبلی عکس می شود.

نماد بلوکی فلیپ فلاپ T در شکل ۹-۱۲۵ آمده است.




شکل ۹-۱۲۵ نماد بلوکی T-FF



شکل ۹-۱۲۲ تبدیل فلیپ فلاپ J-K به T

با توجه به شکل درمی یابیم که اطلاعات ورودی های J و K با هم برابرند. پس اگر $T=0$ باشد، مطابق شکل ۹-۱۲۳ $J=K=0$ است. در این صورت حافظه بدون تغییر می ماند.



شکل ۹-۱۲۳ T=0 است و Q و Q-bar تغییر نمی کند.

حال چنانچه $T=1$ باشد $J=K=1$ است. طبق شکل ۹-۱۲۴ با هر پالس ساعت وضعیت حافظه برعکس حالت قبل می شود. یعنی اگر حافظه Set است به حالت Reset و اگر Reset است به حالت Set می رود.

۹-۱۶ آزمایش شماره ۵

زمان اجرا: ۲ ساعت آموزشی

۹-۱۶-۱ هدف آزمایش: بررسی رفتار انواع فلیپ فلاپ ها

۹-۱۶-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:

ردیف	نام و مشخصات	تعداد/ مقدار
۱	منبع تغذیه ۰-۳۰ ولت ۱A	یک دستگاه
۲	بردبرد یا برد آزمایشگاهی	یک قطعه
۳	IC ۷۴۱۰	یک عدد
۴	IC ۷۴۱۱	یک عدد
۵	IC ۷۴۰۲	یک عدد
۶	IC ۷۴۰۰	دو عدد
۷	LED قرمز	یک عدد
۸	LED سبز	یک عدد
۹	سیم رابط	به مقدار لازم
۱۰	مقاومت ۱۵۰Ω	دو عدد
۱۱	ابزار عمومی کارگاه الکترونیک	یک سری


در صورت موجود بودن برد آماده، از آن ها برای انجام آزمایش های زیر استفاده کنید.

۹-۱۶-۳ مراحل اجرای آزمایش:

الف- بررسی فلیپ فلاپ SR:

با استفاده از آی سی ۷۴۰۰ مدار شکل ۹-۱۲۶ را روی

برد برد ببندید.




شکل ۹-۱۲۶ مدار آزمایش RS-FF

با تغییر وضعیت کلیدها، حالت خاموش یا روشن لامپ ها را مشاهده سپس جدول صحت ۹-۵۸ را کامل کنید.

جدول ۹-۵۸

وضعیت ورودی ها		وضعیت قبلی خروجی ها		وضعیت خروجی ها بعد از تغییر وضعیت	
$SW_1=S$	$SW_1=R$	L_1	L_2	L_1	L_2

مدار RS-FF را مطابق شکل ۹-۱۲۷ اصلاح کنید و دوباره جدول صحت ۹-۵۹ را کامل کنید.



شکل ۹-۱۲۷

جدول ۹-۵۹


وضعیت ورودی ها			وضعیت قبلی خروجی ها		وضعیت خروجی ها بعد از تغییر وضعیت	
SW_1	SW_2	SW_3	L_1	L_2	L_1	L_2

جدول ۹-۶۰

وضعیت ورودی ها			وضعیت قبلی خروجی ها		وضعیت خروجی ها بعد از تغییر وضعیت	
SW _۳	SW _۲	SW _۱	L _۱	L _۲	L _۱	L _۲


■ وضعیت روشنایی لامپ های L_۱ و L_۲ را در حالتی که هر سه کلید SW_۱، SW_۲ و SW_۳ در حالت منطقی «۱» است به دقت مشاهده کنید .

سوال ۳۳: آیا در شدت نور آن ها نسبت به حالت هایی که حداقل یکی از کلیدها در حالت منطقی «۰» باشد تغییری مشاهده می کنید؟ علت آن چیست؟



ج: بررسی مدار فلیپ فلاپ D


■ اینک ورودی مدار را مانند شکل ۹-۱۲۹ تغییر دهید؛ سپس با تغییر وضعیت SW_۱ وضعیت روشنایی L_۱ و L_۲ پس از هر فرمان پالس را مشاهده و نتیجه مشاهدات خود را بنویسید



شکل ۹-۱۲۹


سوال ۳۱: آیا حالت غیر مجاز مدار شکل ۹-۱۲۶

برطرف شده است؟



سوال ۳۲: مدار شکل ۹-۱۲۷ بر مدار شکل ۹-۱۲۶ چه


برتری دارد؟



توجه: در صورت داشتن وقت اضافی آزمایش های زیر را اجرا کنید

ب: بررسی فلیپ فلاپ JK

■ با استفاده از آی سی های ۷۴۰۲، ۷۴۱۱، ۷۴۰۴ مدار شکل ۹-۱۲۸ بر روی برد ببندید.



شکل ۹-۱۲۸

■ با تغییر وضعیت کلیدها وضعیت روشنایی لامپ های L_۱ و L_۲ را مشاهده نمود. سپس جدول صحت ۹-۶۰ را کامل کنید .

نتیجه مشاهدات




نتایج حاصل از آزمایش های الف ، ب ، ج و د را به طور خلاصه بیان کنید.



د : بررسی مدار فلیپ فلاپ T

■ اکنون ورودی های مدار شکل ۹-۱۲۸ را مانند شکل ۹-۱۳۰ تغییر دهید.

■ دوباره پس از ایجاد حالت های مختلف برای کلید SW_1 هر بار با فشردن و رها کردن کلید پالس - وضعیت روشنایی L_1 و L_2 را مشاهده کنید و نتیجه ی مشاهدات خود را بنویسید



شکل ۹-۱۳۰


نتیجه مشاهدات :



۱۷-۹ اشمیت تریگر (Schmitt Trigger)


اشمیت تریگر مداری است که می تواند موج های مثلثی یا سینوسی را به موج مربعی (پالس) تبدیل کند. اشمیت تریگر به صورت گیت های دیجیتالی نیز ساخته می شود. این گیت ها به علت داشتن دو حالت پایدار، در ردیف مولتی ویراتورها قرار دارند و دارای دو سطح ولتاژ آستانه (Thre Shold) هستند. عمل کردن آن ها به این صورت است هر گاه ولتاژ ورودی از سطح ولتاژ اول بیش تر شود، این گیت سوئیچ نموده و تغییر وضعیت می دهد و اگر ولتاژ ورودی از سطح ولتاژ دوم کم تر شد، وضعیت گیت به حالت اول خود برمی گردد. به این ترتیب می توان از موج سینوسی یا مثلثی، پالس های مربعی ساخت.

نماد گیت اشمیت تریگر به صورت شکل ۱۳۱-۹ است.



شکل ۱۳۱-۹ نماد اشمیت تریگر


یک نمونه آی سی اشمیت تریگر آی سی ۷۴LS۱۳ است شکل پایه ها و گیت های داخل آی سی در شکل ۱۳۲-۹ رسم شده است.



شکل ۱۳۲-۹ آی سی اشمیت تریگر با NAND چهار ورودی


گیت های داخل آی سی دو سطح ولتاژ $1/7$ ولت و $0/9$ ولت دارند. وقتی ورودی گیت از $1/7$ ولت بیش تر شود خروجی به تراز (۰) منطقی (L) می آید و اگر ورودی تا $0/9$ ولت کاهش یابد. خروجی به تراز (۱) منطقی (High) می رسد.

اگر یکی از ورودی ها (L) باشد، خروجی در تراز (H) باقی می ماند و گیت دیگر تحریک نمی شود. نوع دیگر آی سی اشمیت تریگر آی سی ۷۴LS۱۳۲ است که شماره پایه ها و گیت های داخل آی سی را در شکل ۱۳۳-۹ مشاهده می کنید.



شکل ۱۳۳-۹

نمونه دیگر از آی سی اشمیت تریگر با شماره فنی ۷۴۱۴ نیز وجود دارد که شامل شش گیت NOT است. شکل ۱۳۴-۹ گیت های داخل آی سی و شماره ی پایه های آن را نشان می دهد.



شکل ۱۳۴-۹ آی سی اشمیت تریگر NOT

ورودی Low هر گیت، خروجی را به تراز High می برد. دو سطح ولتاژ این آی سی نیز $1/7$ ولت و $0/9$ ولت است.

آزمون پایانی ۹-۵ انواع فلیپ فلاپ



۱- حالت غیر مجاز در مدار فلیپ فلاپ S-R شکل


۹-۱۳۵ با پالس ساعت کدام است ؟

الف) $R=0, S=0$

ب) $R=1, S=1$

ج) $R=1, S=0$

د) $R=0, S=1$



شکل ۹-۱۳۵

۲- اشکال مدار فلیپ فلاپ SR را شرح دهید، در کدام

نوع فلیپ فلاپ این عیب برطرف شده است ؟

۶- جدول صحت ۹-۶۱ مربوط به چه نوع فلیپ فلاپی

است ؟

الف) J-K

ب) R-S

ج) D

د) T

جدول ۹-۶۱

A	B	Q_t
۰	۰	Q_{t-1}
۰	۱	۰
۱	۰	۱
۱	۱	Q_{t-1}

۷- جدول صحت ۹-۶۲ را کامل کنید ؟

جدول ۹-۶۲


CK	J	K	Q_t
۰	X	X	
۱	۰	۰	
۱	۰	۱	
۱	۱	۰	
۱	۱	۱	

۸- حفظ اطلاعات در سلول های حافظه توسط مدار.....

انجام می شود.

۹- در مدار شکل ۹-۱۳۶ اگر ورودی های $S=0$ و $R=1$

باشد، مقدار خروجی Q و \bar{Q} را به دست آورید .





شکل ۹-۱۳۶

۱۰- نمای بلوکی فلیپ فلاپ J-K را رسم کنید.

۳- برای ثبت چهار بیت اطلاعات (۱۱۰۱) در حافظه به

..... سلول حافظه (فلیپ فلاپ) نیاز است .



۴- کدام نماد فلیپ فلاپ نوع (D) را نشان می دهد ؟




۵- جدول صحت فلیپ فلاپ نوع T را بنویسید و کار برد

آن را شرح دهید.


۱۴- در یک مدار اشمیت تریگر اگر سطح ولتاژ ورودی از $1/7$ ولت بیش تر شود و یا سطح ولتاژ ورودی تا $0/9$ ولت کاهش یابد خروجی در چه سطح منطقی قرار می گیرد؟



۱۱- عیب فلیپ فلاپ J-K را شرح دهید.



۱۲- کاربرد ورودی های Preset و Clear در فلیپ فلاپ MS-JK با ذکر مثال شرح دهید.



۱۳- کاربرد مدار اشمیت تریگر را بیان کنید.

