

فصل سوم

ترانزیستور اثر میدان (FET)

Field Effect Transistor

زمان اجرا : ۱۶ ساعت آموزشی

هدف کلی : بررسی اصول کار ترانزیستورهای اثر میدان و مدارهای ساده آن

هدف های رفتاری : پس از پایان این فصل از فرآگیرنده انتظار می رود که :

۹- ساختمان ترانزیستور اثر میدان باگیت عایق شده را شرح دهد.	۱- ساختمان ترانزیستور اثر میدان (FET) و نماد آن را شرح دهد.
۱۰- منحنی مشخصه های خروجی و انتقالی MOSFET را تجزیه و تحلیل کند.	۲- منحنی مشخصه JFET را شرح دهد.
۱۱- ساختمان VMOSFET را تعریف کند.	۳- ولتاژبندی (بایاس) JFET را توضیح دهد.
۱۲- ساختمان داخلی VMOSFET را با مقایسه کند.	۴- کاربردهای JFET را از روی منحنی مشخصه شرح دهد (منبع جریان ثابت، مقاومت متغیر، تقویت کننده، سوئیچ) JFET را با BJT مقایسه کند.
۱۳- کاربردهای VMOSFET را شرح دهد.	۵- چگونگی تقویت توسط JFET را تشریح کند.
۱۴- مشخصات مهم ترانزیستورهای JFET یا MOSFET را از Datasheet استخراج کند.	۶- آرایش تقویت کننده JFET به صورت CS ، CG و CD را شرح دهد.
۱۵- به سوال های الگوی پرسش پاسخ دهد.	۷- تقویت کننده های BJT را با تقویت کننده های FET مقایسه کند.

نسبتاً کم باشد به طوری که مقاومت ورودی حتی در آرایش کلکتور مشترک، از چند صد هزار اهم تجاوز نکند. بنابراین هنگامی که می خواهیم سیگنال منبعی با مقاومت داخلی بسیار زیاد (مثلاً حدود چند مگا اهم) را تقویت کنیم نمی توانیم ترانزیستور BJT را در طبقه اول تقویت کننده به کار ببریم زیرا مقاومت ورودی کم آن باعث بارگذاری می شود. هم چنین هنگام اتصال در دستگاه های اندازه گیری مانند ولت متر و اسیلوسکوپ به مدار، نباید از مدار مورد اندازه گیری جریان زیادی گرفته شود. لازم است این دستگاه ها مقاومت ورودی زیادی داشته باشند. بنابراین ترانزیستورهای BJT در این گونه مدارها، کارآیی لازم را ندارند. ساختمان داخلی ترانزیستورهای BJT


پیش‌گفتار

ترانزیستورهای معمولی به دلیل ساختار فیزیکی خاصی که دارند ترانزیستورهای دوپیوندی یا BJT نامیده می شوند و عناصری هستند که جریان را کنترل می کنند به بیانی دیگر جریان بیس ترانزیستور جریان کلکتور را کنترل می کند. البته در BJT تغییر ولتاژ بیس امیتر نیز می تواند I_B را تغییر داده و سرانجام I_C کنترل شود. برای برقراری جریان در اتصال کلکتور، باید جریان بیس به اندازه ای باشد که بتواند به طور کامل بر پتانسیل سد پیوند بیس امیتر غلبه کند و آن را بشکند. وجود جریان ورودی زیاد در ترانزیستور باعث می شود که مقاومت ورودی ترانزیستورهای دوپیوندی

این میله نیمه هادی، با توجه به میزان ناخالصی، سطح مقطع و طول مشخص، در شرایط عادی مانند یک مقاومت ثابت عمل می کند یعنی با دادن یک ولتاژ ثابت، جریان ثابتی از آن می گذرد. اگر مقاومت این میله تغییر کند، میزان جریانی که در برابر یک ولتاژ ثابت از آن عبور می کند نیز تغییر خواهد کرد. تغییر مقدار مقاومت میله با تغییر طول، سطح مقطع و میزان ناخالصی آن امکان پذیر است. از این سه متغیر، تنها سطح مقطع مؤثر میله را می توان با استفاده از روش الکتریکی به کنترل درآورد.


اگر در قسمتی از این میله یک فلز سه ظرفیتی مانند ایندیم را به گونه ای نفوذ دهیم که یک ناحیه نوع p با غلظتی بیش از ناحیه n تشکیل شود، یک پیوند pn به وجود می آید. در این حالت ناحیه n را کانال و نیمه هادی نوع p را دروازه یا گیت (Gate) می نامند. با اتصال دو سیم به دو طرف لایه N و یک سیم به لایه P یک عنصر سه پایه حاصل می شود که به ترانزیستور با اثر میدان پیوندی معروف است.

شکل ۲-۳ ساختمان JFET با کانال N و پایه های آن را نشان می دهد.



شکل ۲-۳ ساختمان JFET

در عمل برای آن که ترانزیستور مشخصات الکتریکی بهتری داشته باشد، ناحیه گیت را مانند شکل ۳-۳ در اطراف کانال ایجاد می کنند.



شکل ۳-۳ ساختمان JFET با گیت در دو طرف

دو کریستال P را معمولاً از داخل به هم وصل می کنند، چنانچه ترانزیستوری با دو گیت در دست باشد، باید به وسیله


اثر میدان در مقایسه با ترانزیستورهای BJT، ساده تر است و مقاومت ورودی بسیار زیاد (در حدود $1000\text{M}\Omega$) تا $1\text{M}\Omega$ دارد. ترانزیستورهای اثر میدان با ولتاژ کنترل می شوند و در ساختمان داخلی آن ها فقط دو نوع نیمه هادی به کار می رود، به همین علت این ترانزیستورها را «تک پیوندی» (unijunction Transistor) یا یک قطبی می گویند. ترانزیستورهای اثر میدان را در دو نوع متفاوت به شرح زیر می سازند.

الف) استفاده از روش نفوذی یعنی نفوذ دادن کریستال نوع N در P یا برعکس، این نوع ترانزیستورها را JFET می نامند.
ب) استفاده از خاصیت خازنی لایه ها، این نوع ترانزیستورها را MOSFET می نامند. MOS از کلمات M=Metal فلزی O=Oxide اکسید و S=Semiconductor نیمه هادی گرفته شده است.


۱-۳- ترانزیستور با اثر میدان پیوندی یا JFET (Junction Field Effect Transistor)

۱-۱- ساختمان JFET با کانال N : یک میله سیلیسیمی را که کمی ناخالصی نوع n به آن افزوده شده باشد، در نظر بگیرید. این میله درست مانند یک مقاومت عمل می کند که مقدار آن به میزان ناخالصی افزوده شده، سطح مقطع و طول میله بستگی دارد.

اگر یک باتری، مطابق شکل ۱-۱ به دوسر این میله وصل کنیم، جریانی مناسب با ولتاژ دوسر باتری از آن عبور می کند. یک انتهای میله را که الکترون ها از آن خارج می شوند دریچه یا درین (Drain) و انتهای دیگر میله را، که الکترون ها به آن وارد می شوند منبع یا سورس (Source) نام گذاری می کنیم.




شکل ۱-۳- نیمه هادی با ناخالصی n



شکل ۶-۳- وضعیت مدار FET وقتی $V_{DS} = 0$ و $I_D = 0$ است.

حال اگر یک منبع ولتاژ به نام V_{DD} را بین پایه‌های درین و سورس وصل کنیم، به طوری که درین نسبت به سورس مثبت باشد، با افزایش تدریجی ولتاژ، جریانی که از کanal می‌گذرد نیز افزایش می‌یابد. اعمال این ولتاژ بین درین و سورس و عبور جریان از آن، افت ولتاژی را در مسیر به وجود می‌آورد و پیوند pn را در گرایش معکوس قرار می‌دهد. در این حالت ناحیه تهی شده از حامل‌های جریان پیشتر در داخل کanal نفوذ می‌کند.

شکل ۶-۳-الف و ب، ناحیه تهی از بار بین P و N (افزایش لایه سد) در اثر افزایش جریان درین را نشان می‌دهد.




شکل ۶-۳- افزایش V_{DS} سد بین N و P و I_D را افزایش می‌دهد.

گسترش ناحیه تهی از بار در اثر توزیع پتانسیل V_{DS} از درین تا سورس است. چون گیت در پتانسیل صفر قرار دارد و هم پتانسیل با سورس است، هر قدر در طول کanal به درین نزدیک تر شویم، اختلاف پتانسیل آن نسبت به گیت بیشتر می‌شود، زیرا

سیمی این دو پایه را به هم وصل نمود. ممکن است برای سادگی رسم شکل، دو کریستال P را که به هم متصل هستند فقط با یک اتصال گیت، نشان دهند.


علامت اختصاری JFET با کanal N به صورت شکل ۴-۳ است. توجه داشته باشید که نوک پیکان به سمت داخل معرف گیت از نوع P است.



شکل ۴-۳- علامت اختصاری JFET با کanal N

۶-۱-۲- ساختمان JFET با کanal P : ساختمان

JFET با کanal P شبیه JFET با کanal N است، با این تفاوت که جنس کanal از نوع کریستال P و جنس گیت از کریستال N است. در شکل ۵-۳ ساختمان کریستالی و علامت اختصاری JFET با کanal P را مشاهده می‌کنید.




شکل ۵-۳- ساختمان کریستالی و علامت اختصاری JFET با کanal P

۶-۱-۳- رفتار JFET در مدار : برای بررسی


رفتار این ترانزیستور در مدار، نخست حالتی را در نظر می‌گیریم که پایه گیت به پایه سورس اتصال کوتاه شده باشد. در این حالت اثر تغییر V_{DS} را روی کanal بررسی می‌کنیم.

مطابق شکل ۶-۳-۱ اگر پایه‌های درین سورس نیز اتصال کوتاه شده باشند، هیچ جریانی از کanal نمی‌گذرد و نواحی p و n توسط لایه نازک سد که تهی از حامل‌های جریان است و بلا فاصله پس از ایجاد پیوند pn به وجود می‌آید، از یک دیگر جدا می‌شوند.




شکل ۳-۹ بعد از بسته شدن حداکثری کانال، افزایش V_{DS} در I_D اثری ندارد.

۴-۱-۳-۱۰ اعمال و ولتاژ مخالف به گیت : اکنون چنان‌چه مطابق شکل ۳-۱۰ با اعمال یک ولتاژ به دوسر گیت سورس سد PN را در گرایش معکوس قرار دهیم، هرگونه افزایشی در میزان این ولتاژ، گسترش سریع تر لایه سد (ناحیه تهی از حامل‌های جریان) در داخل کانال را به همراه دارد و موجب افزایش مقاومت کانال و کاهش جریان درین می‌شود.




شکل ۳-۱۰ V_{GG} پیوند PN را به بایاس مخالف می‌برد.

شکل ۳-۱۱ نشان می‌دهد که با کاهش V_{GG} ، عرض کانال بیشتر می‌شود و مقاومت کانال را کاهش می‌دهد. در این شرایط جریان درین بیشتری از مدار می‌گذرد.




شکل ۳-۱۱ با V_{GG} کمتر، I_D بیشتر است.

افت ولتاژ در طول میله مانند افت ولتاژ در یک مقاومت است. در این شرایط اتصال PN بیشتر به بایاس مخالف می‌کند و لایه تهی از بار گسترده‌تر می‌شود. به بیان دیگر توسعه ناحیه تهی از بار (گسترش ناحیه سد) از سمت درین رشد می‌کند. چنانچه V_{DS} را باز هم افزایش دهیم، ناحیه تهی شده گسترش بیشتری می‌یابد و سرانجام مطابق شکل ۸-۳، به حداکثر گسترش خود می‌رسد.




شکل ۸-۳ افزایش V_{DS} منجر به گسترش ناحیه سد در عرض کانال می‌شود.

تا زمانی که کانال به حداکثر گرفتگی نرسیده است، افزایش V_{DS} سبب افزایش جریان درین (I_D) می‌شود. حال بینیم اگر درین به طور کامل مسدود شود چه اتفاقی می‌افتد؟ با مسدود شدن کامل کانال، جریان درین صفر می‌شود. با صفر شدن جریان درین، ناحیه سد (منطقه تهی از بار) به حالت اولیه بر می‌گردد و دوباره جریان برقرار می‌شود. بنابراین کانال در هیچ شرایطی نمی‌تواند به طور کامل مسدود شود، اما مسدود شدن آن به حداکثر می‌رسد. با بسته شدن حداکثری کانال، دیگر افزایش V_{DS} تغییر محسوسی در جریان درین ایجاد نمی‌کند و جریان درین ثابت می‌ماند، در این حالت می‌گویند JFET به اشباع رسیده است. جریان اشباع را I_{DSS} (جریان درین سورس اشباع) می‌نامند. افزایش بیشتر V_{DS} ناحیه تهی از بار در سطح کانال را گسترده‌تر می‌کند و مقاومت کانال را افزایش می‌دهد. چون میزان افزایش V_{DS} و افزایش مقاومت کانال (R_{DS}) به یک نسبت است، جریان درین هم چنان ثابت باقی می‌ماند. همان‌طور که در شکل ۳-۹ الف و ب مشاهده می‌شود، افزایش بعد از بسته شدن حداکثری کانال، تأثیری در مقدار I_D ندارد و I_D در حد مقدار I_{DSS} ثابت باقی مانده است.



شکل ۳-۱۳-۳- جایزه و برابر I_{DSS} است.

در شکل ۳-۱۲ مقدار V_{GS} را افزایش داده ایم. در این حالت، کانال باریک تر می شود و مقاومت کانال افزایش می یابد. لذا جریان درین (I_D) کمتری از مدار می گذرد.



شکل ۳-۱۲- با V_{GG} بیشتر I_D کم شده است.


این شرایط معمولاً JFET آسیب می بیند. ولتاژ شکست در JFET های معمولی حدود ۲۰-۳۰ ولت است.

۳-۲-۴- ولتاژ قطع گیت سورس ($V_{GS\text{ off}}$) :

منفی تر شود، I_D کاهش می یابد، مقدار V_{GS} را تقریباً به صفر برساند، ولتاژ قطع گیت سورس ($V_{GS\text{ off}}$) نام دارد. معمولاً مقدار عددی ولتاژ قطع گیت سورس با مقدار عددی ولتاژ V_P برابر است. علامت های این دو باهم تفاوت دارد. مثلاً اگر $V_P = +5$ ولت باشد، $V_{GS\text{ off}} = -5V$ است بنابراین می توانیم بگوییم:

$$|V_{GS\text{ off}}| = |V_P|$$

قطع شدن I_D معمولاً در اثر عریض شدن ناحیه تهی از بار (ایه سد) رخ می دهد. شکل ۳-۱۴ JFET را در حالت قطع (cut off) نشان می دهد.



شکل ۳-۱۴- جایزه در ناحیه قطع قرار دارد.

۳-۳- اصطلاحات و تعاریف مهم و متداول

۳-۲-۱- ولتاژ بحرانی (V_P) :

اگر $V_{GS} = 0$ باشد به مقدار V_{DS} که به بسته شدن حداقلی کانال منجر می شود، ولتاژ بحرانی (V_P) می گویند. در این حالت جریان درین (I_D) ثابت می ماند. برای یک FET با شماره فنی معین، V_P مقدار مشخصی است که در برگه اطلاعات آن داده می شود.

۳-۲-۲- جریان درین سورس اشباع (I_{DSS}) :

در $V_{GS} = 0$ هنگامی که به مقدار V_{DS} و بیش تر از آن برسد، I_D ثابت می ماند. این جریان را جریان درین سورس اشباع می نامند و آن را با (I_{DSS}) نمایش می دهند. I_{DSS} ماکریم جریانی است که JFET می تواند از خود عبور دهد. برای قطعه ای که کاربرد سیگنال کوچک را دارد، این جریان در حدود میلی آمپر است و مقدار آن معمولاً در برگه اطلاعات نوشته می شود.


شکل ۳-۱۳ مداری از JFET را نشان می دهد که در آن

$V_{DS} = V_P$ است و جریان درین برابر با I_{DSS} شده است.

۳-۲-۳- ولتاژ شکست درین سورس (V_B) :

اگر V_{DS} را بیش از اندازه مجاز افزایش دهیم، در محل اتصال PN بایاس مخالف، پدیده شکست بهمنی رخ می دهد و جریان درین به سرعت افزایش می یابد. در


کنیم و نتیجه آن را به صورت نمودار نشان دهیم، دسته (خانواده) منحنی هایی مشابه شکل ۳-۱۶ بدهست می آید.



شکل ۳-۱۶- منحنی های مشخصه خروجی

۳-۳- منحنی مشخصه خروجی JFET

در ترانزیستور JFET تغییرات جریان درین وابسته به تغییرات دو عامل V_{GS} و V_{DS} است. برای مشخص کردن میزان این وابستگی به هریک از این دو عامل، باید یکی از آن دو را ثابت نگه داریم و اثر تغییرات عامل دیگر را بر جریان بررسی کنیم. مدار شکل ۳-۱۵ برای انجام این آزمایش مناسب است.



شکل ۳-۱۵- یک نمونه مدار آزمایشی برای بدست آوردن منحنی مشخصه JFET

۱-۳- نواحی کار روی منحنی مشخصه : در

روی منحنی مشخصه ترانزیستور JFET، مشابه منحنی مشخصه ترانزیستور BJT نواحی کار متفاوتی وجود دارد که در ادامه به آن می پردازیم.

۲- ۳- ناحیه قطع (Cut off Region) : ناحیه قطع،

پس از رسیدن $V_{GS(off)}$ به ولتاژ آستانه، V_{GS} ، شروع می شود. در این ناحیه، در اثر ولتاژ مخالف گیت سورس ناحیه سد گسترش می یابد و ناحیه سد سرتاسر کانال را فرامی گیرد. در این حالت هیچ جریانی از درین نمی گذرد و ترانزیستور به صورت یک کلید قطع عمل می کند. همچنین تازمانی که مقدار V_{GS} کمتر از ولتاژ شکست معکوس پیوند گیت سورس (V_B) است تأثیری بر FET ندارد. در شکل ۳-۱۷ این ناحیه در زیر خط $V_{GS} = -4$ V واقع شده است.

۳- ۳- ناحیه اهمی (Ohmic Region) : ناحیه

اهمی، بخشی از منحنی مشخصه JFET است که در آن قانون اهم صدق می کند. در این ناحیه ترانزیستور مانند یک مقاومت اهمی تابع ولتاژ عمل می کند که مقدار آن با ولتاژ گیت سورس کنترل می شود. در شکل ۳-۱۷ ناحیه اهمی روی منحنی مشخصه نشان داده شده است. بخشی از منحنی به صورت خمیده و غیرخطی است ولی در مقادیر کم I_D و V_{DS} (حدود چند دهم ولت) منحنی کاملاً خطی است.

در این مدار، ابتدا سر متغیر پتانسیومتر P_1 را در نقطه B و سر متغیر پتانسیومتر P_2 را در نقطه D قرار می دهیم. در این حالت $V_{DS} = 0$ و $V_{GS} = 0$ می شود و میلی آمپر متر هیچ جریانی را نشان نمی دهد. حال به تدریج V_{DS} را به کمک پتانسیومتر P_2 افزایش می دهیم.

تا زمانی که ولتاژ درین سورس از ولتاژ بحرانی ترانزیستور کمتر است، افزایش جریان درین متناسب با افزایش V_{DS} ادامه می یابد؛ یعنی، ترانزیستور مانند یک مقاومت اهمی عمل می کند. با رسیدن V_{DS} به ولتاژ بحرانی (V_p) جریان به حداقل مقدار خود یعنی جریان اشباع (I_{DSS}) می رسد.

از آن به بعد افزایش مقدار V_{DS} تغییر محسوسی در I_{DSS} ایجاد نمی کند.

بار دیگر V_{GS} را به کمک پتانسیومتر P_1 مثلاً برابر با -1 ولت انتخاب می کنیم و V_{DS} را به تدریج از صفر افزایش می دهیم. این بار نیز جریان متناسب با میزان افزایش V_{DS} زیاد می شود و پس از رسیدن به حد معینی ثابت باقی می ماند.

در این حالت، تثبیت جریان در حدی کمتر از حالت قبل و در V_{DS} کمتر از ولتاژ بحرانی انفاق می افتد. اگر برای چند مقدار دیگر V_{GS} ، تغییرات جریان درین را بر حسب تغییرات V_{DS} بررسی

$$Q_0 \Rightarrow I_D = 0/36mA \quad V_{DS} = 0/13V$$

$$Q_1 \Rightarrow I_D = 0/350mA \quad V_{DS} = 0/27V$$

$$Q_2 \Rightarrow I_D = 0/35mA \quad V_{DS} = 0/42V$$

$$Q_3 \Rightarrow I_D = 0/34mA \quad V_{DS} = 1V$$

$$R_{DS(Q_0)} = \frac{V_{DS}}{I_D} = \frac{0/13}{0/36} = 361\Omega$$

$$R_{DS(Q_1)} = \frac{V_{DS}}{I_D} = \frac{0/27}{0/355} = 76.0\Omega$$


$$R_{DS(Q_2)} = \frac{V_{DS}}{I_D} = \frac{0/42}{0/35mA} = 1/2K\Omega$$

$$R_{DS(Q_3)} = \frac{V_{DS}}{I_D} = \frac{1V}{0/34mA} = 2/94K\Omega$$

همان طور که از مقادیر به دست آمده مشاهده می شود با تغییر V_{GS} از ۰ تا -۳ ولت مقدار R_{DS} از ۳۶۱ اهم تا ۲/۹۴ کیلو اهم تغییر کرده است.

۳-۳-۴ ناحیه اشباع یا فعال (Active Region)


یا ناحیه Pinch off : ناحیه ای از منحنی مشخصه JFET که در آن $V_{DS} \geq V_p$ باشد را ناحیه اشباع یا فعال می نامند. در این ناحیه تغییرات V_{DS} اثر محسوسی در جریان I_D ندارد و I_D تقریباً ثابت است. شکل ۳-۱۹ ناحیه اشباع (فعال) را روی منحنی مشخصه JFET نشان می دهد.



شکل ۳-۱۹ ناحیه فعال در روی منحنی مشخصه

برای آن که ترانزیستور از ناحیه اهمی وارد ناحیه اشباع (فعال) شود باید مقدار ولتاژ درین سورس گذر (V_{Dstr}) (Transition Voltage) (V) نامیده می شود، بیشتر باشد یعنی که ولتاژ درین سورس گذر (V_{Dstr}) (Transition Voltage) نامیده

$$V_{DS} \geq V_{DS(Tr)}$$



شکل ۳-۳-۳ ناحیه اهمی و بخش خطی آن


در مقادیر کم I_D ، شبکه منحنی ها ثابت است و هدایت انقلالی DC درین سورس را طبق رابطه زیر بیان می کند.

$$\text{slope} = G_{DS} = \frac{I_D}{V_{DS}}$$

عکس هدایت انقلالی را مقاومت می نامند. بنابراین مقاومت درین سورس از رابطه زیر محاسبه می شود :

$$R_{DS} = \frac{1}{G_{DS}} = \frac{V_{DS}}{I_D}$$

مثال ۳-۱۸ : یک JFET با کانال N در ناحیه اهمی بایاس شده است. (شکل ۳-۱۸)، مقدار مقاومت DC درین سورس را در نقاط Q_0 , Q_1 , Q_2 و Q_3 محاسبه کنید.



شکل ۳-۱۸

پاسخ : از روی منحنی مشخصه مشخصات نقطه کار Q را در نقاط Q_0 تا Q_3 بدست می آوریم.

ولتاژ درین سورس گذراز رابطه:

$$V_{DS(tr)} = (4) + (-1) = 3V$$

برای $V_{GS} = -2V$ داریم

$$V_{DS(tr)} = (4) + (-2) = 2V$$

و برای $V_{GS} = -3V$ مقدار $V_{DS(tr)}$ را به دست می آوریم.

$$V_{DS(tr)} = 4 + (-3) = +1V$$

این نقاط گذرا در شکل ۳-۲۰ روی منحنی مشخصه با حروف A، C، B و D مشخص کرده ایم.

مثال ۳-۳: در یک JFET با کانال N اگر $I_{DSS} = 16mA$

$V_{GS} = -1V$ باشد، با فرض این که JFET در ناحیه اشباع (فعال) کار می کند، جریان درین را محاسبه کنید.

پاسخ: چون FET در ناحیه اشباع (فعال) کار می کند

می توان برای محاسبه I_D از فرمول

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)^2$$

استفاده کرد. چون $V_p = 4V$ است، $V_{GS(off)} = 4V$ را (۴) ولت در نظر


می گیریم و با عددگذاری در فرمول I_D را به دست می آوریم.

$$I_D = 16 \left(1 - \frac{-1}{-4}\right)^2$$

$$I_D = 16 \left(\frac{4-1}{4}\right)^2 = 9mA$$

مثال ۳-۴- ناحیه شکست بهمنی: اگر V_{DS} از حد

معینی تجاوز کند، در محل اتصال PN که در بایاس مخالف قرار دارد پدیده شکست بهمنی رخ می دهد یعنی جریان درین به سرعت افزایش می یابد و ترانزیستور آسیب می بیند. ناحیه شکست در روی منحنی شکل ۳-۲۱ نشان داده شده است.



شکل ۳-۲۱- ناحیه شکست بهمنی روی منحنی مشخصه JFET

$$V_{DS(tr)} = V_p + V_{GS}$$

به دست می آید.

در ناحیه اشباع، مقدار جریان I_D را می توان از رابطه زیر

به دست آورد:


$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)^2$$

در این رابطه، I_{DSS} جریان اشباع ترانزیستور در حالتی

است که پیوند گیت سورس بایاس نشده باشد (یعنی $V_{GS} = 0$). باشد) مقدار I_{DSS} برای ترانزیستورهای معمولی در حدود ۱۰ تا ۳۰ میلی آمپر است.

مثال ۳-۵: در یک JFET با کانال N اگر $V_p = 4V$

باشد به ازای V_{GS} برابر با صفر، -۱، -۲ و -۳ ولت، ولتاژ درین سورس گذرا $V_{DS(tr)}$ را محاسبه کنید، سپس روی منحنی مشخصه ترانزیستور که در شکل ۳-۲۰ ترسیم شده است، نقاط گذرا مشخص کنید.



شکل ۳-۲۰- مقادیر $V_{DS(tr)}$ روی منحنی مشخصه

پاسخ: چون $V_{DS(tr)} = V_p + V_{GS}$ است؛ برای هر یک از مقادیر V_{GS} ، ولتاژ گذرا محاسبه می کنیم. در $V_G = 0$ مقدار $V_{DS(tr)} = V_p + V_{GS} = 4 + (0) = 4V$ ولتاژ گذرا است با $V_{GS} = 0$. همان طور که از مقدار به دست آمده مشاهده می شود، در $V_{GS} = 0$ ولتاژ درین سورس گذرا برابر با V_p است. این مقدار حداقل ولتاژ درین سورس گذرا است. برای $V_{GS} = -1V$ مقدار

۴-۳- منحنی مشخصه انتقالی JFET

Transfer characteristic

محاسبه می‌کنیم.

$$V_{GS} = 0V \Rightarrow I_D = 12(1 - \frac{0}{-5})^2$$

$$I_D = 12mA = I_{DSS}$$

$$\boxed{I_{D_s} = 12mA}$$

برای $V_{GS} = 1V$ برابر ۱ ولت داریم :

$$V_{GS} = -1V \Rightarrow I_{D_1} = 12(1 - \frac{-1}{-5})^2$$

$$I_{D_1} = 12(\frac{4}{5})^2 = 7.68mA$$

$$\boxed{I_{D_1} = 7.68mA}$$

به همین ترتیب به ازای $V_{GS} = -2V, -3V, -4V$ و $-5V$ ولت

را محاسبه می‌کنیم.

$$V_{GS} = -2V \Rightarrow I_{D_2} = 12(1 - \frac{-2}{-5})^2$$

$$I_{D_2} = 12(\frac{3}{5})^2 = 4.32mA$$

$$\boxed{I_{D_2} = 4.32mA}$$

$$V_{GS} = -3V \Rightarrow I_{D_3} = 12(1 - \frac{-3}{-5})^2$$

$$I_{D_3} = 12(\frac{2}{5})^2 = 1.92mA$$

$$\boxed{I_{D_3} = 1.92mA}$$

$$V_{GS} = -4V \Rightarrow I_{D_4} = 12(1 - \frac{-4}{-5})^2$$

$$I_{D_4} = 12(\frac{1}{5})^2 = 0.48mA$$

$$\boxed{I_{D_4} = 0.48mA}$$

به ازای $V_{GS} = 5V$ برابر ۵ ولت I_D برابر صفر به دست می‌آید


زیرا در این حالت $V_{GS} = V_{GSoff}$ است.

$$V_{GS_5} = -5V \Rightarrow I_{D_5} = 12(1 - \frac{-5}{-5})^2$$

$$I_{D_5} = 12(1 - 1)^2 = 0mA$$

مقدار V_{GS} از صفر ولت تا مقدار V_{GSoff} می‌تواند تغییر

کند. این تغییرات ولتاژ، جریان درین را از I_{DSS} کنترل می‌کند. به همین دلیل نسبت بین دو کمیت I_D و V_{GS} بسیار مهم است. منحنی تغییرات I_D بر حسب تغییرات V_{GS} در شرایطی که V_{DS} ثابت است را منحنی مشخصه انتقالی می‌گویند. در شکل ۴-۲۲ منحنی مشخصه انتقالی برای یک نوع JFET با کانال N رسم شده است.



شکل ۴-۲۲- منحنی مشخصه انتقالی JFET

برای رسم این منحنی کافی است مراحل زیر را انجام

دهیم :

(الف) V_{GS} را برای تعداد مشخصی از نقاط در محدوده

صفر تا V_{GSoff} انتخاب کنیم.

(ب) با استفاده از فرمول

$$I_D = I_{DSS}(1 - \frac{V_{GS}}{V_{GS(off)}})^2$$

مقدار I_D را در محدوده I_{DSS} تا $0mA$ برای مقادیر V_{GS} انتخاب شده، محاسبه کنیم.


(پ) با استفاده از مشخصات به دست آمده برای I_D و V_{GS} نمودار را در یک دستگاه محور مختصات رسم کنیم.

مثال ۴-۳ : در یک JFET با کانال N، $I_{DSS} = 12mA$

و $V_p = 5V$ است. منحنی مشخصه انتقالی را رسم کنید.


پاسخ : چون $V_p = 5V$ است مقدار V_{GSoff} برابر $-5V$

ولت می‌شود. حدود تغییرات V_{GS} را از صفر تا $-5V$ ولت درنظر می‌گیریم. ابتدا V_{GS} را صفر ولت درنظر می‌گیریم سپس I_D را



شکل ۳-۲۴- نحوه بدست آوردن g_m

منحنی تغییرات I_D بر حسب تغییرات V_{GS} همراه با خانواده منحنی های تغییرات I_D بر حسب تغییرات V_{DS} و V_{GS} در شکل ۳-۲۳ رسم شده است.



شکل ۳-۲۳- منحنی $I_D - V_{DS}$ و منحنی $I_D - V_{GS}$ و ارتباط آنها با یکدیگر

نکته مهم: در صورتی که نسبت I_D به V_{GS} را در یک نقطه بدست آوریم، این مقدار را هدایت استاتیک (Static) می‌نامند. $g_m = \frac{I_D}{V_{GS}}$

آوردن آن : نسبت تغییرات جریان درین (ΔI_D) به تغییرات ولتاژ گیت سورس (ΔV_{GS}) به ازای ولتاژ درین سورس ثابت را هدایت انتقالی دینامیک در JFET می‌نامند و آن را با g_m نشان می‌دهند. واحد g_m به صورت $\left[\frac{1}{\Omega} \right]$ یا زیمنس [S] است.

$$g_m = \frac{\Delta I_D}{\Delta V_{GS}} \Big|_{V_{DS} = \text{ثابت}}$$

چون منحنی مشخصه انتقالی برای JFET غیرخطی است هدایت انتقالی در نقاط مختلف آن متفاوت است. با محاسبه اثبات می‌شود که g_m در نواحی تزدیک به $V_{GS} = 0$ بزرگ‌تر از انتهای منحنی یعنی نواحی تزدیک به V_{GSoft} است. معمولاً مقدار g_m در FET های مختلف بین ۱ تا ۱۰ میلیزیمنس است. عامل g_m مهمی برای تعیین میزان بهره ولتاژ در یک تقویت‌کننده JFET است. در شکل ۳-۲۴- چگونگی بدست آوردن g_m از روی منحنی مشخصه انتقالی، نشان داده شده است.

۳-۳- برگه اطلاعات

همان طور که قبلاً گفته شد، مشخصات فنی ترازیستورهای اثر میدان در برگه های اطلاعات (Data sheet) داده می شود. برای دسترسی اطلاعات کامل می‌توانید به سایت Alldatasheet. com مراجعه نمایید. در ادامه برخی از مشخصات یک نمونه JFET با کانال N با شماره LSA846 آمده است.

نکته مهم: در صورت طرح سؤال جهت آزمون، جداول مربوط به datasheet به زبان اصلی حتماً در اختیار هنرجویان قرار داده شود.

LINEAR SYSTEMS

سیستم خطی

Linear Integrated Systems


سیستم های مجتمع خطی

FEATURES		مشخصه ها
ULTRA LOW NOISE	نويز فوق العاده کم	$e_n = 3\text{nV}/\text{Hz}$
LOW GATE LEAKAGE	جريان نشتی گیت بسیار کم	$I_G = 15\text{pA}$
ABSOLUTE MAXIMUM RATINGS¹ @ 25 °C (unless otherwise stated)		مقادیر ماقریم مطلق در درجه حرارت 25 درجه سانتی گراد
Maximum Temperatures		حداکثر درجه حرارت
Storage Temperature	درجه حرارت نگهداری	-65 to +150 °C
Operating Junction Temperature	درجه حرارت بیوند	-55 to +135 °C
Maximum Power Dissipation		حداکثر توان قابل تحمل
Continuous Power Dissipation @ +125 °C		350mW
Maximum Currents		جريان ماقریم
Gate Forward Current	جريان موافق گیت	$I_{(GF)} = 50\text{mA}$
Maximum Voltages		ماقریم ولتاژ
Drain to Source	درین سورس	$V_{DSS} = 60\text{V}$
Gate to Source	گیت سورس	$V_{GSS} = 60\text{V}$
Gate to Drain	گیت درین	$V_{GDS} = 60\text{V}$

LS846

LOW NOISE, LOW LEAKAGE
SINGLE N-CHANNEL JFET

N، کanal N ، نویز و جریان نشتی کم



شکل ۲-۲۵

مشخصه های الکتریکی در 25 درجه سانتی گراد
(در غیر این صورت قید شده است).

ELECTRICAL CHARACTERISTICS @ 25 °C (unless otherwise stated)

SYMBOL	CHARACTERISTIC	مشخصه ها	MIN	TYP	MAX	UNITS	CONDITIONS
BV_{GSS}	Gate to Source Breakdown Voltage		60			V	$V_{DS} = 0, I_D = 1\text{nA}$
$V_{GS(OFF)}$	Gate to Source Pinch-off Voltage		1		3.5	V	$V_{DS} = 15\text{V}, I_D = 1\text{nA}$
V_{GS}	Gate to Source Operating Voltage		0.5		3.5	V	$V_{DS} = 15\text{V}, I_D = 500\mu\text{A}$
I_{DS}	Drain to Source Saturation Current		1.5	5	15	mA	$V_{DG} = 15\text{V}, V_{GS} = 0$
I_G	Gate Operating Current			15	50	pA	$V_{DG} = 15\text{V}, I_D = 500\mu\text{A}$
I_G	Gate Operating Current Reduced V_{DG}			5	30	pA	$V_{DG} = 3\text{V}, I_D = 500\mu\text{A}$
I_{GS}	Gate to Source Leakage Current				100	pA	$V_{DG} = 15\text{V}, V_{DS} = 0$
Y_{os}	Typical Output Conductance			0.2	2	μmho	$V_{DG} = 15\text{V}, I_D = 500\mu\text{A}$
NF	Noise Figure				0.5	dB	$V_{DS} = 15\text{V}, V_{GS} = 0, R_G = 10\text{M}\Omega, f = 100\text{Hz}, \text{NBW} = 6\text{Hz}$
e_n	Noise Voltage				11	$\text{nV}/\sqrt{\text{Hz}}$	$V_{DS} = 15\text{V}, I_D = 500\mu\text{A}, f = 10\text{Hz}, \text{NBW} = 1\text{Hz}$
C_{iss}	Common Source Input Capacitance				8	pF	$V_{DS} = 15\text{V}, I_D = 500\mu\text{A}$

۶-۳- الگوی پرسش کامل کردنی

۴) بحرانی (V_p) و شکست بهمنی
I_{DSS} صفر و (Break down)

۱۰) کدام است؟ I_{DSS}

(۱) جریان درین وقتی سورس اتصال کوتاه است.

(۲) جریان درین در حالتی که مدار قطع است.

(۳) حد متوسط (میانگین) جریان درین

(۴) حداکثر جریان ممکن درین

کوتاه پاسخ

۱۱) JFET از یک datasheet چه قدر است؟

$V_{GS(\text{off})} = -4V$ استخراج شده است.

(۱) Pinch off (ولتاژ off) چه قدر است؟


۱۲) منحنی مشخصه انتقالی در JFET منحنی تغییرات کدام کمیت‌ها نسبت به یکدیگر است؟

تشریحی

۱۳) در یک JFET با کانال P، ولتاژ گیت سورس از ۱ تا ۳ ولت افزایش می‌یابد. (الف) آیا ناحیه تهی از بار باریک تر می‌شود یا پهن تر چرا؟ شرح دهد.


(ب) آیا مقاومت کانال کم می‌شود یا زیاد؟ شرح دهد.

۱۴) نام پایه‌های JFET در شکل ۳-۲۶ را روی هر پایه بنویسید و سپس نوع کانال (P یا N) را مشخص کنید.



۳-۲۶ شکل محاسباتی

۱۵) فرض کنید JFET شکل ۳-۲۷ دارای $V_{GS(\text{off})} = -4V$ ولت است. منبع ولتاژ V_{DD} را افزایش می‌دهیم تا نقطه‌ای که آمپر متر جریان ثابتی را نشان دهد. در این نقطه ولت متر چه ولتاژی را نشان می‌دهد؟ (کم ترین ولتاژ V_{DS} که در آن مقدار I_D ثابت می‌شود).



۳-۲۷ شکل

۱۶) ترازیستورهای BJT عناصری کنترل شده با و ترازیستورهای FET عناصری کنترل شده با هستند.

۱۷) مقاومت ورودی ترازیستورهای BJT به علت وجود نسبتاً است.

صحیح یا غلط

۱۸) مقاومت ورودی ترازیستورهای اثر میدان سیار زیاد است.

صحیح □ غلط □

۱۹) یک ترازیستور تک قطبی (unipolar) است.

صحیح □ غلط □

۲۰) برای JFET با کانال N، ولتاژ گیت سورس می‌تواند از صفر تا $V_{GS(\text{off})} +$ تغییر کند.

صحیح □ غلط □

چهار گزینه‌ای

۲۱) در یک ترازیستور JFET کانال بین و ایجاد می‌شود.

(۱) گیت و درین (۲) درین و سورس

(۳) گیت و سورس (۴) ورودی و خروجی

۲۲) کدام گزینه در مورد اتصال پایه‌های JFET با

کانال N صحیح است (با یاس DC)؟

(۱) اتصال PN گیت سورس در با یاس مخالف

(۲) اتصال PN گیت سورس در با یاس موافق

(۳) اتصال کوتاه درین به زمین

(۴) اتصال کوتاه درین به گیت

۲۳) در $V_{GS} = 0V$ جریان درین زمانی ثابت می‌ماند که

برابر با شود. V_{DS}

(۱) قطع $V_{DD}(2)$ (۲) صفر ولت $V_p(3)$

۲۴) ناحیه جریان ثابت در FET بین کدام دو ناحیه است؟

(۱) قطع و اشباع (۲) قطع و بحرانی (Pinch off)

و بتواند بایاس گیت سورس را تحت تأثیر قرار دهد. در صورت نبودن مقاومت R_G ، ولتاژ گیت سورس همواره ثابت و برابر $-V_{GS}$ باقی می‌ماند. افت ولتاژ دو سر R_G از نظر DC برابر است با:

$$V_{RG} = R_G I_G = R_G (I_D) = V$$

برای تعیین ولتاژ گیت سورس معادله KVL را در حلقهٔ ورودی می‌نویسیم:

$$+V_{GG} - R_G I_G + V_{GS} = 0$$

با صفر بودن افت ولتاژ دو سر R_G داریم:

$$V_{GG} + V_{GS} = 0$$

$$\text{لذا } V_{GS} = -V_{GG} \text{ است.}$$

در صورتی که ترانزیستور در ناحیهٔ اشباع کار کند، جریانی که از پایهٔ درین ترانزیستور می‌گذرد برابر است با:

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(\text{Off})}}\right)^2$$


این جریان در دو سر مقاومت R_D افت پتانسیل برابر $I_D R_D$ ایجاد می‌کند بنابراین افت پتانسیل دو سر درین سورس برابر است با:

$$V_{DS} = V_{DD} - I_D R_D$$

این معادلهٔ یانگر چگونگی تغییر I_D بر اثر تغییر V_{DS} است، که با استفاده از آن معادلهٔ خط بار DC به دست می‌آید.

مثال ۳-۵: جریان درین (I_D) و ولتاژ درین سورس

(V_{DS}) و توان تلف شده در ترانزیستور ($P_D = V_{DS} \times I_D$) را در مدار شکل ۳-۲۹ محاسبه کنید.



شکل ۳-۲۹

۱۶-۳-۶-۳- یک JFET با کanal N در ناحیهٔ اهمی بایاس شده است. اگر $V_{DS} = 25$ ولت و $I_D = 20$ میکروآمپر باشد مقاومت درین سورس (R_{DS}) را محاسبه کنید.


۱۷-۳-۶-۳- در یک JFET با کanal N که در ناحیهٔ اشباع (فعال) کار می‌کند، مشخصات زیر حاکم است.

$I_{DSS} = 18$ mA و $V_{GS} = -1$ V و $V_p = 3$ V و $R_{DS} = 1$ kΩ را محاسبه کنید.

۳-۷-۱- JFET تغذیه

برای ایجاد یک نقطهٔ کار مناسب، باید ترانزیستور FET را نیز مانند ترانزیستور BJT بایاس کنیم. روش‌های بایاس FET با روش‌های بایاس BJT تفاوت اساسی ندارند؛ فقط باید توجه داشت که چون مقاومت ورودی FET خیلی زیاد است، جریان بسیار کمی (حدود چند نانوآمپر یا پیکوآمپر) از گیت عبور می‌کند که می‌توان از آن صرف نظر کرد. در محاسبات I_G را مساوی صفر می‌گیرند. این موضوع محاسبات را ساده‌تر می‌کند.

۳-۷-۱- بایاس مستقل JFET: ساده‌ترین روش بایاس کردن FET استفاده از دو منبع ولتاژ جداگانه است که برای تأمین ولتاژهای تغذیه درین و گیت به کار می‌رود. این روش را بایاس ثابت می‌نامند. در شکل ۳-۲۸ با تری V_{DD} برای بایاس درین سورس و باتری V_{GG} برای بایاس گیت سورس در نظر گرفته شده است.



شکل ۳-۲۸- بایاس ثابت

مقاآمت R_G به این علت در مدار قرار داده شده است تا هر سیگنال ac که به گیت اعمال می‌شود، در دو سر آن افت کند

و $V_{DS} = V_{DD}$ است زیرا


$$V_{DS} = V_{DD} - R_D I_D$$

$$V_{DS} = 12 - (1/2)(0) = 12V$$

تحقیق کنید: آیا می‌توانیم ترانزیستور نوع JFET را با لامپ‌های خلاً مقایسه کنیم؟ با مراجعه به سایت‌های اینترنتی نتیجه حاصل را به کلاس ارائه دهید.

۳-۷-۲- تحلیل ترسیمی بایاس مستقل با استفاده

از منحنی مشخصه خروجی JFET : در این قسمت به تحلیل ترسیمی چگونگی تعذیه DC یک مدار JFET می‌پردازیم. هر چند محاسبات ریاضی مثال قبل برای تعیین جریان I_D و ولتاژ V_{DS} مفهوم روشن و واضحی دارد. برای به دست آوردن نقطه کار تقویت کننده ترانزیستوری مانند مدار شکل ۳-۳°، ابتدا معادله خط بار DC را می‌نویسیم. برای این منظور معادله KVL در حلقه خروجی را می‌نویسیم.



شکل ۳-۳°- مدار تغذیه مستقل

$$-V_{DD} + R_D I_D + V_{DS} = 0$$

اگر معادله خط بار را به دست آوریم به یک خط راست می‌رسیم زیرا

$$V_{DS} = V_{DD} - R_D I_D \Rightarrow I_D R_D = -V_{DS} + V_{DD}$$

یا

$$I_D = \left(-\frac{1}{R_D} \right) V_{DS} + \frac{V_{DD}}{R_D}$$

این معادله که شبیه به معادله خط بار استاتیکی ترانزیستور

پاسخ: چون $V_p = 4V$ برابر ۴ ولت است لذا $V_{GS(off)} = 4V$

ولت می‌شود. با توجه به شکل داریم:

$$V_{GQ} = V_{GS} = V_{GG} = -1/5V$$

با مقایسه مقادیر $V_{GS(off)} = -4V$ و $V_{GSQ} = -1/5V$

می‌توانیم تشخیص دهیم JFET در ناحیه قطع کار نمی‌کند. فرض

می‌کنیم ترانزیستور در ناحیه اشباع کار می‌کند، لذا از فرمول

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(Off)}} \right)^2$$

به دست می‌آوریم.

$$I_D = 16 \left(1 - \frac{-1/5}{-4} \right)^2 = 16 \left(\frac{4-1/5}{4} \right)^2$$

$$I_D = (2/5)^2 = 6/25 mA$$

با استفاده از معادله KVL در حلقه خروجی V_{DS} را محاسبه می‌کنیم.

$$V_{DS} = V_{DD} - R_D I_D = 12 - (1/2)(6/25)$$

$$V_{DS} = 4/5 V$$

توان تلف شده ترانزیستور از رابطه $P_T = V_{DS} \times I_D$ محاسبه

می‌شود.

$$P_T = (4/5)(6/25) = 28/125 mW$$

چون فرض کردہ ایم FET در ناحیه اشباع کار می‌کند،

این فرض را اثبات می‌کنیم. برای این منظور $V_{DS(tr)}$ را محاسبه می‌کنیم.

$$V_{DS(tr)} = V_p + V_{GS} = 4 + (-1/5)$$

$$V_{DS(tr)} = 2/5 V$$

چون $V_{DS} = 4/5 V$ بزرگ‌تر از $V_{DS(tr)}$ است، فرض ما

صحیح بوده و FET در ناحیه اشباع کار می‌کند.

مثال ۳-۶-۳ : در مدار شکل ۳-۲۹ اگر $V_{GG} = 5V$ برابر

ولت شود، ناحیه کار را مشخص کنید، سپس I_D و V_{DS} را محاسبه نمایید.

پاسخ: چون $V_p = 4V$ است مقدار $V_{GS(off)} = -4V$


می‌شود. چنانچه V_{GSQ} برابر با $-4V$ یا منفی‌تر از آن باشد

ترانزیستور در حالت قطع قرار دارد. در این مثال $V_{GSQ} = -5V$

است. بنابراین ترانزیستور قطع است. در حالت قطع $I_D = 0$

متغیرهای مدار طوری انتخاب شوند که ترانزیستور همواره در ناحیه خطی (آمیخته) باقی بماند.

مثال ۳-۷: (الف) نقطه کار مدار شکل ۳-۳۲ را به روش محاسباتی به دست آورید. ب) خط بار DC مدار را روی منحنی مشخصه رسم کنید و نقطه کار آن را به دست آورید.
پ) اگر مقاومت RD به $3K\Omega$ افزایش یابد و I_{DQ} همان مقدار قبل باشد در وضعیت کار ترانزیستور چه تغییری حاصل می شود؟ شرح دهید.



شکل ۳-۳۲

پاسخ: (الف) ولتاژ درین سورس گذر را محاسبه می کنیم.

$$V_{DS}(\text{tr}) = V_p + V_{GS} \Rightarrow$$

$$V_{DS}(\text{tr}) = 4 - 1 = 3V$$

اگر ترانزیستور در ناحیه اشباع باشد، I_D را از فرمول زیر به دست می آوریم:

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(\text{Off})}} \right)^2 = 16 \left(1 - \frac{1}{4} \right)^2 = 9mA$$

با معلوم بودن I_D ، V_{DS} را محاسبه می کنیم.

$$V_{DS} = V_{DD} - I_D R_D = 24 - (9 \times 1/2)$$

$$V_{DS} = 13/2V$$

چون $V_{DS}(\text{tr}) > V_{DS}$ است پس ترانزیستور در ناحیه اشباع کار می کند.

ب) برای رسم خط بار DC، معادله خط بار را می نویسیم.

$$-V_{DD} + R_D I_D + V_{DS} = 0$$

در معادله عدد گذاری می کنیم.


$$-24 + 1/2 I_D + V_{DS} = 0$$

است، معادله خط بار FET نامیده می شود. برای رسم خط بار کافی است دو نقطه آن را در صفحه مختصات مشخص کنیم و با یک خط راست آنها را به یکدیگر وصل نماییم. دو نقطه می توانند نقطه قطع و نقطه اشباع کامل باشند.

اگر ترانزیستور در حالت قطع کامل باشد (یعنی $I_D = 0$ شود)، آن گاه $V_{DS} = V_{DD}$ می شود و نقطه کار روی محور افقی قرار می گیرد (نقطه A).

اگر ترانزیستور در اشباع کامل باشد، (یعنی $V_{DS} = 0$ شود)،

آن گاه $I_D = \frac{V_{DD}}{R_D}$ می شود و نقطه کار روی محور قائم قرار می گیرد (نقطه B). چنان‌چه نقطه A را به B وصل کنیم خط بار رسم می شود. از محل تلاقی خط بار با منحنی هایی مانند $V_{GS} = -V_{GG}$ می توانیم مقادیر I_D و V_{DS} را مشخص کنیم. این نقطه که در شکل ۳-۳۱ با حرف Q نشان داده شده است را نقطه کار ترانزیستور می نامند.



شکل ۳-۳۱- منحنی مشخصه JFET و خط بار استاتیکی مربوط به مدار

۳-۳۰

اگر V_{GS} تغییر کند، نقطه کار روی خط بار AB جای به جا می شود. فرض کنیم V_{GS} آنقدر افزایش یابد (گیت مثبت تر شود) که نقطه کار به موقعیت Q_1 منتقل شود. در این صورت، نقطه کار ترانزیستور در خارج از منطقه اشباع (فعال) قرار می گیرد و فرض های مربوط به ناحیه اشباع را در محاسبات مدار نمی توان در نظر گرفت.

اگر لازم است ترانزیستور در ناحیه اشباع کار کند، باید مقدار V_{DS} بیش از $V_{DS}(\text{tr})$ باشد. چنان‌چه از FET به عنوان یک مقاومت کنترل شده با ولتاژ استفاده شود، باید V_{GS} و دیگر

$$V_{DS} = V_{DD} - I_D R_D = 24 - (9 \times 3) = -3V$$

مقدار بدست آمده برای V_{DS} غیر قابل قبول است؛ زیرا ولت کمتر از $V_{DS(\text{tr})}$ است. لذا نقطه کار ترازیستور در ناحیه اهمی

$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GS(\text{Off})}} \right)^2$$

قرار دارد، در این ناحیه فرمول اعبار ندارد. با رسم خط بار استاتیکی ترازیستور، مشخصات دقیق نقطه کار به دست می‌آید. معادله خط بار را می‌نویسیم:

$$-V_{DD} + R_D I_D + V_{DS} = 0$$

در معادله خط بار عدد گذاری می‌کنیم.


$$-24 + 3I_D + V_{DS} = 0$$

دو نقطه از خط را به دست می‌آوریم.

$$\begin{cases} I_D = 0 \\ V_{DS} = 24V \end{cases}$$

$$\begin{cases} I_D = \frac{24}{3} = 8mA \\ V_{DS} = 0 \end{cases}$$

دو نقطه را روی محورهای مختصات مشخص می‌کنیم و با استفاده از آنها خط بار را رسم می‌نماییم. از تقاطع خط بار با منحنی $V_{GS} = -1V$ نقطه کار از روی منحنی مشخصه به دست می‌آید. این نقطه را در شکل ۳-۳۴ (Q₂) نشان داده‌ایم. همان‌طور که مشاهده می‌شود، نقطه کار در ناحیه اهمی قرار گرفته است.




شکل ۳-۳۴- خط بار و نقطه کار

دو نقطه از خط را به دست می‌آوریم.

$$\begin{cases} I_D = 0 \\ V_{DS} = V_{DD} = 24V \end{cases}$$

$$\begin{cases} I_D = \frac{V_{DD}}{R_D} = \frac{24}{1/2} = 20mA \\ V_{DS} = 0 \end{cases}$$

این دو نقطه را روی منحنی مشخصه با حروف A و B علامت‌گذاری می‌کنیم. با اتصال دو نقطه A و B به یکدیگر خط بار ترسیم می‌شود. از تقاطع این خط با منحنی $V_{GS} = -1V$ نقطه کار به دست می‌آید. شکل ۳-۳۳ خط بار و نقطه کار Q را روی منحنی مشخصه نشان می‌دهد.




شکل ۳-۳۳- منحنی مشخصه خروجی و خط بار

$$\begin{cases} I_{DQ} = 9mA \\ V_{DSQ} = 12/2V \end{cases}$$

است که این مقادیر با نتایج به دست آمده از طریق محاسبه کاملاً تطبیق دارد.

پ) با افزایش مقدار مقاومت R_D به $3k\Omega$ اگر محاسبه‌های I_D و V_{DS} را با این فرض که ترازیستور همچنان در ناحیه اشباع باقی مانده است دنبال کنیم، در این شرایط چون مقدار I_D برابر همان مقدار قبلی (9mA) است می‌توانیم مقدار V_{DS} را به دست آوریم.

مثال ۳-۸: در مدار شکل ۳-۳۶ جریان $I_D = 5\text{mA}$ است مقدار V_{GS} و V_{DS} را محاسبه کنید.



شکل ۳-۳۶

پاسخ: برای محاسبه V_{DS} معادله KVL را در حلقه خروجی می‌نویسیم.

$$V_{DD} = R_D I_D + V_{DS} + R_S I_D$$

$$V_{DS} = V_{DD} - (R_S + R_D) I_D$$


در معادله عدد گذاری می‌کنیم.

$$V_{DS} = 15 - (0/22 + 1)5 = 15 - 6/1$$

$$V_{DS} = 8.9\text{V}$$

برای محاسبه مقدار V_{GS} , باید مقادیر V_G و V_S را محاسبه

: (Self Bias) بایاس سرخود یا خودتغذیه (Self Bias) است. می‌دانیم JFET باید طوری بایاس شود که همواره پیوند گیت سورس در بایاس مخالف باشد. برای این منظور باید در JFET با کanal N مقدار V_{GS} منفی و در JFET با کanal P، مقداری V_{GS} مثبت باشد. برای دست یابی به این هدف می‌توان با استفاده از یک منبع تغذیه (V_{DD})، درین سورس و گیت سورس را به درستی بایاس کرد. شکل ۳-۳۵ مدار بایاس سرخود را برای JFET با کanal N نشان می‌دهد.



شکل ۳-۳۵ مدار بایاس سرخود

روی بایاس DC اثری ندارد، زیرا $I_G = 0$ است لذا $V_G = R_G I_G = 0$ است. افت پتانسیلی در دو سر آن ایجاد نمی‌شود.

$$V_G = R_G I_G = R_G \cdot 0 = 0\text{V}$$

عبور I_D از مقاومت R_S افت پتانسیل $V_S = R_S I_D$ را در دو سر مقاومت R_S ایجاد می‌کند. معادله ولتاژ در حلقه ورودی به صورت زیر است:

$$V_{GS} + V_S - V_G = 0$$

در این معادله $V_S = I_D R_S$ و $V_G = I_D R_G$ است لذا خواهیم داشت:

$$V_{GS} + I_D R_S = 0$$

$$V_{GS} = -I_D R_S$$

همان‌طور که مشاهده می‌شود افت پتانسیل دو سر R_S گیت سورس را به درستی بایاس می‌کند.

۴-۷-۳- تحلیل ترسیمی بایاس سرخود با استفاده از منحنی مشخصه انتقالی : با استفاده از منحنی مشخصه انتقالی JFET ابتدا نقطه کار (Q) (V_{GS} و I_D) را به دست می‌آوریم. سپس از طریق محاسبه، مقدار V_{DS} را تعیین می‌کنیم. برای این منظور معادله KVL در حلقه ورودی که معادله خط بار ورودی است را می‌نویسیم :

$$V_{GS} = -R_S I_D$$

باید دونقطه از خط را به دست آوریم. یک نقطه را در $I_D = 0$ در نظر می‌گیریم، با توجه به معادله $V_{GS} = -R_S I_D$ مقدار $V_{GS} = 0$ به دست می‌آید.

پاسخ: معادله KVL در حلقه ورودی را می‌نویسیم.

$$V_{GS} = -R_S I_D$$

برای رسم خط‌بار دو نقطه را انتخاب می‌کنیم.

$$A) I_D = 0 \quad V_{GS} = (-0 / 68)(0) = 0 \text{ V}$$

$$B) \begin{cases} I_D = I_{DSS} = 4 \text{ mA} \\ V_{GS} = (-0 / 68)(4) = -2 / 72 \text{ V} \end{cases}$$

با استفاده از دو نقطه A, B، خط‌بار را روی منحنی مشخصه انتقالی رسم می‌کنیم. محل تلاقی خط‌بار با منحنی مشخصه انتقالی، مختصات نقطه کار را به ما می‌دهد. مختصات نقطه کار به شرح زیر است:

$$I_D = 2 / 25 \text{ mA} \quad V_{GS} = -1 / 53 \text{ V}$$

برای محاسبه V_{DS} ، معادله KVL را در حلقه خروجی می‌نویسیم و در معادله عددگذاری می‌کنیم.

$$-V_{DD} + R_D I_D + V_{DS} + R_S I_D = 0$$

$$V_{DS} = V_{DD} - R_D I_D - R_S I_D$$

$$V_{DS} = 19 - (2 / 2)(2 / 25) - (0 / 68)(2 / 25)$$

$$V_{DS} = 12 / 52 \text{ V}$$

تمرین کلاسی: با توجه به شکل ۳-۳۸ در صورتی که

V_{DD} برابر ۱۵ ولت و $R_S = 1 \text{ k}\Omega$ باشد، خط‌بار را رسم کنید و نقطه کار را تعیین نمایید.

۳-۷-۵- بایاس تقسیم کننده ولتاژ

(Voltage Divider Bias): هر چند در روش خود تغذیه، مقاومت R_S با ایجاد فیدبک منفی تا حدودی موجب پایداری نقطه کار FET می‌شود، اگر بخواهیم مدار پایداری بیشتری داشته باشد، از مداری مطابق شکل ۳-۳۹ استفاده می‌کنیم. در این مدار به طور هم‌زمان از بایاس تقسیم ولتاژ R_1 , R_2 و مدار خود تغذیه (مقاومت R_S) استفاده شده است. به همین دلیل به این تغذیه، تغذیه مرکب نیز می‌گویند.

با توجه به این که از گیت ترانزیستور جریانی نمی‌گذرد، ولتاژ گیت برابر افت پتانسیل در دو سر مقاومت R_1 است به

$$\begin{cases} I_D = 0 \\ V_{GS} = 0 \end{cases}$$


نقطه دیگر را در محل $I_D = I_{DSS}$ در نظر می‌گیریم، در این

صورت داریم:

$$V_{GS} = -R_S I_D = -R_S I_{DSS}$$


$$(B) \begin{cases} I_D = I_{DSS} \\ V_{GS} = -R_S I_{DSS} \end{cases}$$

با تعیین این دو نقطه و اتصال آنها به یک دیگر خط‌بار را رسم می‌کنیم (شکل ۳-۳۷). محل تلاقی خط‌بار با منحنی مشخصه انتقالی، نقطه کار Q است.



شکل ۳-۳۷- خط‌بار ورودی روی منحنی مشخصه انتقالی

مثال ۳-۹: برای مدار شکل ۳-۳۸-الف، نقطه کار (I_D, V_{GS}) را از راه ترسیم خط‌بار ورودی روی منحنی مشخصه انتقالی (شکل ۳-۳۸-ب) بدست آورید، سپس V_{DS} را محاسبه کنید.



(ب)

شکل ۳-۳۸

(الف)

$$V_G = \frac{12}{R_1 + R_2} = 1/54V$$

$$V_S = R_S I_D = (2/2)(1/54)$$

$$V_S = 3/34V$$

از تفاضل V_G و V_S به دست می‌آید.

$$V_{GS} = V_G - V_S = 1/54 - 3/34$$


$$V_{GS} = -1/8V$$

همان‌طور که مشاهده می‌شود، چون V_S از V_G بیش‌تر


است، مقدار V_{GS} منفی می‌شود و ترانزیستور را به درستی بایاس می‌کند.

تمرین کلاسی: در مدار شکل ۳-۴ اگر $V_{DD} = 15/6$ ولت و $V_D = 9$ ولت انتخاب شود، I_D و V_{GS} را محاسبه کنید.

۶-۷-۶ تحلیل ترسیمی بایاس مدار با تقسیم‌کننده ولتاژ مقاومتی با استفاده از منحنی مشخصه انتقالی: ماتنده تحلیل ترسیمی بایاس سرخود، در بایاس تقسیم‌کننده ولتاژ مقاومتی نیز می‌توان نقطه کار را از طریق رسم خط‌بار روی منحنی مشخصه انتقالی به دست آورد. در این نوع بایاس در نقطه $V_{GS} = 0$ ، $I_D = 0$ صفر نیست زیرا مقاومت‌های تقسیم‌کننده ولتاژ افت پتانسیلی در گیت ایجاد می‌نمایند. لذا در این مدار خط‌بار DC از مبدأ مختصات یعنی از نقطه $(0, 0)$ عبور نمی‌کند. معادله خط‌بار DC ورودی، معادله KVL در حلقة (۱) در شکل ۳-۴۱ است که به صورت زیر نوشته می‌شود.



شکل ۳-۴۱- مدار بایاس با تقسیم‌کننده ولتاژ مقاومتی



شکل ۳-۳۹- مدار بایاس تقسیم‌کننده ولتاژ


عبارت دیگر V_{DD} بین R_1 و R_2 تقسیم ولتاژ می‌شود و V_G از

رابطه $V_G = \frac{V_{DD}R_2}{R_1 + R_2}$ به دست می‌آید. چون این ولتاژ مثبت است، برای این که V_{GS} منفی شود باید پتانسیل سورس یعنی $R_S I_D$ بیش‌تر از V_G باشد تا پیوند گیت سورس در بایاس مخالف فرار گیرد.

$$V_{GS} = V_G - V_S \text{ به دست می‌آید.}$$

مثال ۳-۱۰: در مدار بایاس تقسیم‌کننده ولتاژ شکل

۳-۴ اگر V_D برابر ۷ ولت باشد، I_D و V_{GS} را محاسبه کنید.



شکل ۳-۴۰- مدار تقسیم‌کننده ولتاژ

پاسخ: چون $V_D = V_{DD} - R_D I_D$ است لذا


$$I_D = \frac{V_{DD} - V_D}{R_D}$$

$$I_D = \frac{12 - 7}{3.3} = \frac{5}{3.3} = 1.52mA$$


برای محاسبه V_{GS} مقادیر V_G و V_S را به دست می‌آوریم.

$$V_G = \frac{V_{DD}R_2}{R_1 + R_2} = \frac{12 \times 1}{6.8 \times 10^6 + 1}$$

انتقالی به دست آورید. منحنی مشخصه انتقالی مطابق شکل ۳-۴۴ است.



شکل ۳-۴۳ - مدار بایاس با تقسیم کننده ولتاژ مقاومتی



شکل ۳-۴۴ - منحنی مشخصه انتقالی

پاسخ: معادله خط‌بار ورودی معادله KVL در حلقة (۱) است.

$$-V_G + V_{GS} + R_S I_D = 0$$

ابتدا دو نقطه از خط‌بار را به دست می‌آوریم. یک نقطه را در $I_D = 0$ در نظر می‌گیریم.

$$V_G = \frac{V_{DD} R_2}{R_1 + R_2} = \frac{8 \times 2 / 2}{2 / 2 + 2 / 2} = 4V$$

$$V_S = R_S I_D = (3 / 3)(0) = 0V$$

$$V_{GS} = V_G - V_S = 4 - (0) = 4V$$

$$\begin{cases} I_D = 0 \\ V_{GS} = V_G = 4V \end{cases}$$

نقطه دیگر را در $V_{GS} = 0$ در نظر می‌گیریم.

$$-V_G + V_{GS} + R_S I_D = 0$$

برای رسم این خط، یک نقطه را در $I_D = 0$ در نظر می‌گیریم

$$-V_G + V_{GS} + R_S(0) = 0$$

$$-V_G + V_{GS} = 0$$

$$\begin{cases} I_D = 0 \\ V_{GS} = V_G \end{cases}$$

نقطه دیگر را در $V_{GS} = 0$ در نظر می‌گیریم. در این صورت

داریم.


$$R_S I_D = V_G - V_{GS}$$

$$I_D = \frac{V_G - V_{GS}}{R_S} = \frac{V_G - 0}{R_S} = \frac{V_G}{R_S}$$

لذا نقطه دیگر خط‌بار دارای مختصاتی به شرح زیر است:

$$\begin{cases} V_{GS} = 0 \\ I_D = \frac{V_G}{R_S} \end{cases}$$

با اتصال این دونقطه به هم خط‌بار رسم می‌شود. محل تلاقی خط‌بار با منحنی مشخصه انتقالی، نقطه کار Q را تعیین می‌کند. شکل ۳-۴۲ منحنی مشخصه انتقالی، خط‌بار و نقطه کار را نشان می‌دهد.



شکل ۳-۴۲ - منحنی مشخصه انتقالی و خط‌بار و نقطه کار در بایاس با تقسیم کننده مقاومتی

مثال ۳-۱۱: نقطه کار مدار بایاس با تقسیم کننده ولتاژ مقاومتی شکل ۳-۴۳ را با روش ترسیمی، روی منحنی مشخصه


در این مدار $V_{GS} = -I_D R_S$ برابر با V_{DS} است و V_{DS} را رابطه زیر بدست می‌آید.

$$V_{DS} = V_{DD} - I_D(R_S + R_L)$$

برای آن که $V_{DS} > V_p$ باشد، باید ولتاژ منبع تغذیه V_{DD} را نسبتاً بالا و حدود ۲۰ تا ۳۰ ولت در نظر بگیریم.

از این نوع منع جریان می‌توانیم برای شارژ باتری‌های کوچک نیز استفاده کرد. در این مدار، باتری به جای R_L قرار می‌گیرد. چنان‌چه ولتاژ مدار بیش از ولتاژ باتری باشد، می‌توان با سری کردن یک پتانسیومتر با باتری ولتاژ دوسران را دقیقاً تنظیم کرد. در بازار دیودهای بنهام دیود جریان ثابت عرضه می‌شود. این دیودها در حقیقت FET‌هایی هستند که پایه گیت آن‌ها به وسیله یک مقاومت به پایه سورس متصل شده است و فقط پایه‌های درین و گیت جهت تغذیه در دسترس‌اند. دیودهای جریان ثابت می‌توانند جریانی از ۱۰ mA تا حدود ۳۰ mA را تأمین کنند.

۳-۸-۲ استفاده از FET به عنوان مقاومت متغیر: با توجه به شکل ۳-۴۶ ملاحظه کردید که اگر FET را طوری تغذیه کنیم که آن از حدود چند دهم ولت تجاوز نکند، مانند یک مقاومت اهمی عمل می‌کند. مقدار این مقاومت را می‌توان با تغییر V_{GS} تغییر داد. مقدار مقاومت اهمی FET در این ناحیه از رابطه زیر محاسبه می‌شود.



شکل ۳-۴۶-۳- ناحیه اهمی و بخشی که کاملاً خطی است.

$$I_D = \frac{V_{RS}}{R_S} = \frac{V_G - V_{GS}}{R_S}$$

$$I_D = \frac{4 - (-)}{3 / 3} = 1 / 2 \text{ mA}$$

$$\begin{cases} I_D = 1 / 2 \text{ mA} \\ V_{GS} = 0 \end{cases} \quad \text{مختصات نقطه دوم (B)}$$

دو نقطه A و B را روی دستگاه مختصات در شکل ۳-۴۴ علامت می‌زنیم سپس آن دو نقطه را بهم وصل می‌کنیم. محل تلاقی خط‌بار با منحنی مشخصه انتقالی، مختصات نقطه کار را مشخص می‌کند.

$$\begin{cases} I_D = 1 / 7.6 \text{ mA} \\ V_{GS} = -1 / 8 \text{ V} \end{cases}$$


تحقيق کنید: با مراجعه به سایت [com](http://www.com)

All data sheet برگه اطلاعات یک نمونه JFET را دانلود کنید، سپس در مورد منحنی‌های ورودی و خروجی آن توضیح دهید و نتیجه را به کلاس ارائه نمایید.

۳-۸-۳- موارد کاربرد ترانزیستورهای اثر میدان

۱- استفاده از FET در ساختن منابع جریان :

اگر یک FET مطابق شکل ۳-۴۵ تغذیه شود، در صورتی که آن بیش از V_p باشد، جریان ثابت I_D را ایجاد می‌کند. در این مدار، افت پتانسیل دوسر مقاومت R_S اختلاف پتانسیل گیت سورس را تأمین می‌کند. با تغییر R_S می‌توان مقدار I_D (جریان منبع جریان) را به میزان دلخواه تنظیم کرد.




شکل ۳-۴۵ FET به عنوان منبع جریان ثابت

۳-۸-۳- استفاده از FET به عنوان تقویت کننده اوّلیه با امپانس ورودی زیاد : چون FET امپانس ورودی زیادی دارد، به عنوان تقویت کننده اوّلیه برای اتصال منابعی با مقاومت خروجی زیاد مانند میکروفن‌های خازنی به مدار مناسب است.

۴-۸-۳- تقویت کننده‌های سیگنال کوچک FET : یکی از کاربردهای مهم قطعات FET ساخت مدارهای تقویت کننده ولتاژ است. از یک FET ممکن است به صورت سورس مشترک، گیت مشترک یا درین مشترک استفاده کنیم. هر یک از این سه آرایش، مشابه ترازیستور BJT، مشخصات ورودی و خروجی خاصی دارد. قبل از پرداختن به این مشخصات، ضروری است مدل ac یک FET را بررسی کنیم.

- **مدار تقویت کننده سورس مشترک (Common source=CS)** (در شکل ۳-۴۸) :

تقویت کننده سورس مشترک با ترازیستور JFET کanal n را مشاهده می‌کنید.



شکل ۳-۴۸- مدار تقویت کننده سورس مشترک


در این مدار تغذیه ترازیستور به روش مرکب تأمین شده است. خازن‌های C_1 و C_2 تقویت کننده را از نظر DC از دیگر طبقات جدا می‌سازد و خازن C_S مقاومت R_S را در سیگنال با پاس می‌کند. مدار DC این تقویت کننده در شکل ۳-۴۹-الف رسم شده است. به کمک این مدار و با روش ترسیمی یا محاسباتی می‌توان نقطه کار ترازیستور را به دست آورد. در مدل ac کلیه خازن‌ها اتصال کوتاه در نظر گرفته می‌شوند، همچنین منبع V_{DD}

$$r_{DS} = \frac{V_P / 2I_{DSS}}{1 - \left| \frac{V_{GS}}{V_P} \right|}$$

اگر در این معادله V_{GS} و V_p بر حسب ولت و I_{DSS} بر حسب میلی آمپر باشد، مقدار r_{DS} بر حسب کیلو اهم به دست می‌آید.

از بخش خطی ناحیه اهمی FET می‌توانیم به عنوان یک مقاومت کنترل شده با ولتاژ استفاده کنیم. در مدار شکل ۳-۴۷ FET برای تضعیف دامنه سیگنال ورودی (V_i) استفاده شده است. در این مدار، مقاومت درین سورس با مقاومت ۲ کیلو اهمی سری می‌شود و به صورت یک تقسیم کننده ولتاژ عمل می‌کند. ولتاژ خروجی مدار با استفاده از تقسیم ولتاژ بین R_S و مقاومت درین سورس برابر است با :

$$V_o = V_{in} \times \frac{r_{DS}}{R_S + r_{DS}} = V_{in} \frac{1}{\frac{R_S}{r_{DS}} + 1}$$




شکل ۳-۴۷- تنظیم ولتاژ خروجی با استفاده از FET

- در حالی که ترازیستور هدایت نمی‌کند، r_{DS} خیلی زیاد است و $V_o \approx V_{in}$ می‌شود (تطابق ولتاژ). در بقیه موارد، ولتاژ خروجی متناسب با مقدار r_{DS} تغییر می‌کند. توجه داشته باشید که :


- تنها در محدوده خیلی کوچکی از تغییرات V_{DS} حول مبدأ مختصات، منحنی مشخصه FET کاملاً خطی است. لذا کاربرد این مدار به سیگنال‌های ورودی کوچک محدود می‌شود.

- برخلاف ترازیستورهای BJT، V_{DS} می‌تواند تغییر علامت نیز بدهد. در مدارهای کنترل از راه دور، سیگنال کنترل جایگزین V_{GG} می‌شود.


ب) سیگنال ac ورودی سوار بایاس DC منفی (V_{GSQ}) شده است.




پ) مثبت تر شدن V_{GS} مقدار جریان I_D را افزایش می‌دهد و منفی تر شدن V_{GS} مقدار I_D را کاهش می‌دهد.



ت) افزایش I_D افت پتانسیل $R_D I_D$ را زیاد می‌کند و V_{DS} را کاهش می‌دهد. کاهش I_D افت پتانسیل $R_D I_D$ را کم می‌کند و V_{DS} را افزایش می‌دهد.




ث) خازن C_C و لتاژ DC را حذف می‌کند و فقط موج ac به خروجی می‌رسد.



شکل ۳-۵-۳- شکل موج‌های نقاط مختلف مدار تقویت کننده

از طریق خازن داخلی زمین شده است. مدل ac تقویت کننده سورس مشترک در شکل ۳-۴۹- ب نشان داده است :




شکل ۳-۴۹- مدل DC و ac تقویت کننده سورس مشترک


● بررسی رفتار تقویت کننده سورس مشترک : در

شکل ۳-۴۸ یک تقویت کننده سورس مشترک را مشاهده می‌کنید. فرض می‌کنیم ترانزیستور برای نقطه کار (I_{DQ}) و (V_{GSQ}) بایاس شده باشد. با اتصال یک سیگنال ac به ورودی مدار، ولتاژ گیت حول نقطه کار V_{GSQ} قدری نوسان پیدا می‌کند.

نیمه مثبت این نوسانات از ولتاژ منفی گیت می‌کاهد. این امر موجب افزایش هدایت ترانزیستور می‌شود؛ یعنی، جریان درین افزایش و ولتاژ درین - سورس کاهش می‌یابد. در نیم سیکل منفی، سیگنال ac فاز با V_{GSQ} عمل می‌کند و بر میزان ولتاژ منفی گیت افزوده می‌شود. این امر به کاهش جریان درین و افزایش ولتاژ درین سورس می‌انجامد. ملاحظه می‌کنید که در آرایش سورس مشترک رفتاری کاملاً شبیه رفتار BJT FET است. در شکل ۳-۵-۵ شکل موج‌های i_D , v_i , v_{DS} , v_{GS} نشان داده شده است.

الف) سیگنال ac ورودی که باید تقویت شود.





شکل ۳-۵۲- تقویت کننده درین مشترک

۳-۹ مقایسه تقویت کننده های BJT با تقویت کننده های FET

ترانزیستور، هر آرایش که داشته باشد، عمل تقویت را انجام می دهد. هر یک از آرایش های ترانزیستور در مدار، مشخصات ورودی و خروجی ویژه ای را ایجاد می کند. آرایش CE مناسب ترین ترکیب است؛ زیرا بیشترین بهره ولتاژ و جریان را دارد و در نهایت قدرت بیشتری را فراهم می سازد.


آرایش CB به علت داشتن مقاومت ورودی خیلی کم و مقاومت خروجی زیاد برای ایجاد تطبیق امپدانس بین یک مولّد سیگنال با مقاومت داخلی کم و یک بار بزرگ مناسب است. این آرایش به دلیل داشتن پاسخ فرکانسی وسیع، در فرکانس های بالا نیز کاربرد دارد. آرایش CC به علت دارا بودن مقاومت خروجی خیلی کم اغلب به عنوان یک بافر (جداگر) برای تطبیق دادن بارهای کوچک در مدار استفاده می شود. ضمن این که مدار جریان را نیز تقویت می کند.

طبقه نهایی تقویت کننده های صوتی را که باید بلندگو های با امپدانس کم را تغذیه کند، به صورت کلکتور مشترک می بندند. ترانزیستور های اثر میدان نیز مشابه ترکیب آرایش های BJT دارند. با این تفاوت که مقاومت ورودی FET بسیار بیشتر از مقاومت ورودی BJT است. به طور کلی از نظر آرایش، مدارهای FET به صورت زیر مقایسه می شوند.


- آرایش CS مشخصاتی مانند آرایش CE دارد.
- مشخصات آرایش CG مانند آرایش CB است.
- آرایش CD مشخصاتی مانند آرایش CC دارد.

• تقویت کننده گیت مشترک (Common gate=CG)

تقویت کننده گیت مشترک مشخصات مشابه تقویت کننده BJT بیس مشترک دارد. در شکل ۳-۵۱ الف مدار یک تقویت کننده گیت مشترک را مشاهده می کنید. برای آن که از این شکل در کمتری داشته باشد، آن را به صورت شکل ۳-۵۱ ب دوباره رسم کرده ایم. دقّت کنید که محل هیچ کدام از اجزای مدار و با جای ورودی و خروجی آن در این شکل تغییر نکرده است.



(الف)



(ب)

شکل ۳-۵۱-۳- مدار تقویت کننده گیت مشترک

• تقویت کننده درین مشترک «سورس پیرو» (Common Drain=CD)

در شکل ۳-۵۲ یک تقویت کننده درین مشترک دیده می شود. این مدار یا مدار تقویت کننده BJT کلکتور مشترک مشابه ترکیب آرایش دارد.


محاسبه نقطه کار ترانزیستور با حالت های قبلی تفاوت ندارد. در این مدار، پایه درین در مقابل سیگنال ac زمین می شود. سیگنال ورودی به پایه گیت اعمال می شود و خروجی مدار از پایه سورس گرفته می شود.

ترانزیستورهای BJT بهره بیشتری دارند و قیمت آنها نیز در مقایسه به FET مشابه ارزان‌تر است. ترانزیستورهای FET نسبت به BJT فرکانس قطع بالاتری دارند و از پایداری حرارتی بیشتری برخوردارند همچنین در برابر اغتشاش مصنوعی بیشتری دارند و راندمان آنها نیز بیشتر است.

حداقل چند ولت انتخاب شود تا ترانزیستور در ناحیه اشباع قرار گیرد.

$+8V$ (۴) $-8V$ (۳) $-4V$ (۲) $4V$ (۱)

۳-۱۰-۶ کدام گزینه در مورد مدار شکل ۳-۵۴ درست است؟



شکل ۳-۵۴

درست است؟


(۱) تقویت کننده ولتاژ

(۲) تقویت کننده جریان

(۳) منبع جریان

(۴) منبع ولتاژ

۳-۱۰-۷ در مدار شکل ۳-۵۵ چند ولت است؟



شکل ۳-۵۵


(۱) صفر

-۲ (۲)

-۱ (۳)

-۰/۵ (۴)

۳-۱۰-۸ در مدار شکل ۳-۵۶ I_{DSS} چند میلی‌آمپر است؟



شکل ۳-۵۶

۴ (۱)

۸ (۲)

۱۶ (۳)

۱۲ (۴)

تحقيق کنید: آیامدار بافر (جداگر) در آیسی‌های دیجیتالی به کار می‌رود؟ بررسی کنید و نتایج را در کلاس ارائه دهید.


۱۰-۳-۱. الگوی پرسش کامل کردنی

۱-۱-۳-۱ در صورتی که JFET در ناحیه

کار کند برای محاسبه I_D می‌توان از فرمول $I_D = I_{DSS}$ استفاده کرد.

۱-۱-۳-۲ مدار شکل ۳-۵۳ به صورت

بایاس شده است و V_{GS} از رابطه می‌آید.



شکل ۳-۵۳

صحیح یا غلط

۳-۱۰-۳-۲ در بایاس سر خود پتانسیل گیت برابر صفر ولت است.

صحیح غلط

۳-۱۰-۴-۳ برای آن که از JFET به عنوان مقاومت متغیر استفاده کنیم باید آن را در ناحیه اهمی بایاس کنیم.

صحیح غلط

چهار گزینه‌ای

۳-۱۰-۵ در یک ترانزیستور JFET با کانال N،


۳-۱۰-۱۲- اگر در شکل ۳-۵۹ I_{DSS} = ۱۰mA و

$$V_{GS(off)} = -5V$$

الف) مقاومت R_S را طوری محاسبه کنید که V_{GS} = ۳V


شود.

ب) مقدار ولتاژ V_{DS} چند ولت است؟



۳-۵۹

۳-۱۰-۱۳- با توجه به شکل ۳-۶۰-الف و ب، با نوشت
معادله خط بار و به روش ترسیمی، خط بار را روی منحنی مشخصه
انتقالی رسم کنید، سپس مشخصات نقطه کار را بنویسید.



۳-۶۰

۳-۱۰-۱۴- تقویت کننده شکل ۳-۶۱ دارای چه نوع


آرایشی است؟ مدل AC تقویت کننده را رسم کنید. این تقویت کننده
چه کیفیت هایی را تقویت می کند؟

محاسباتی و تشریحی

۳-۱۰-۹- در هر یک از مدارهای (a) و (b) و (c) شکل

V_{GS} و V_{DS} را محاسبه کنید.

شود.



۳-۵۷

۳-۱۰-۱۰- در یک ترانزیستور JFET با کانال n، V_{GS(off)} = -3V است. ناحیه کار ترانزیستور را در هر یک از شرایط زیر مشخص کنید.


$$V_{DS} = 12V \text{ و } V_{GS} = -2V$$

$$V_{DS} = 1V \text{ و } V_{GS} = -1V$$

$$V_{DS} = 12V \text{ و } V_{GS} = -4V$$

$$I_D = 5mA \text{ و } V_{DS} = 8V$$


۳-۱۰-۱۱- در شکل ۳-۵۸ با فرض V_p = +5V تو ان تلف شده در ترانزیستور چند میلیوات است؟
(P_T = I_D × V_{DS})



۳-۵۸


یافته (Enhancement mode MOSFET) EMOSFET

هر یک از این دو نوع ترانزیستور می‌تواند با کanal n یا با کanal p ساخته شود؛ که رایج‌ترین آن‌ها در بازار، MOSFET‌های با کanal n، از نوع تهی شونده و MOSFET‌های با کanal p، از نوع تشکیل شونده است.



شکل ۳-۶۱


IG FET (MOSFET)



۳-۱۱-۱ ترانزیستور MOSFET با کanal

تهی شونده نوع N: این نوع ترانزیستور از یک قطعه نیمه هادی پایه نوع p با ناخالصی کم تشکیل شده است. درون این قطعه، دو ناحیه نوع n با ناخالصی زیاد ایجاد می‌کنند. این نواحی را به وسیله یک کanal نوع n با ناخالصی کم به یک دیگر وصل می‌کنند. از طرفین کanal، کنتاکت‌های درین - سورس خارج می‌شود. گیت این ترانزیستور را یک صفحه فلزی تشکیل می‌دهد که توسط لایه نازکی از دی‌اکسید سیلیکون از کanal کاملاً جدا شده است.

در شکل ۳-۶۲ ساختمان این نوع MOSFET رسم شده است. این نوع MOSFET را از این بعد DMOSFET می‌نامیم.




شکل ۳-۶۲ ساختمان DMOSFET با کanal N

۳-۱۱-۲ ترانزیستور اثر میدان با گیت عایق شده (Insulated Gate FET) IGFET

چون در ترانزیستور JFET جریان نشتی پیوند گیت سورس با افزایش دمای محیط افزایش می‌یابد، ترانزیستور نسبت به حرارت تا حدودی ناپایدار است و مقاومت ورودی آن در اثر گرمایی با مقدار زیادی کاهش می‌یابد. یادآور می‌شود که پایداری JFET در مقابل دما خیلی بیش‌تر از BJT است. مقاومت ورودی JFET در حدود 10^{12} تا 10^{15} اهم است. برای افزایش این مقاومت، می‌توان از ترانزیستور اثر میدان با گیت عایق شده استفاده کرد. در این ترانزیستور، گیت با لایه اکسید سیلیکون از کanal جدا می‌شود و هیچ جریانی از گیت عبور نمی‌کند. لذا مقاومت ورودی آن فوق العاده افزایش می‌یابد. این ترانزیستور را بیش‌تر به نام MOSFET می‌شناسند. نامی که از ساختار فیزیکی آن برگرفته شده است و اول کلمات Metal Oxide Semiconductor FET به مفهوم ترانزیستور اثر میدان با نیمه‌های اکسید فلز است.


انواع ترانزیستورهای MOSFET : ترانزیستورهای MOSFET به دو صورت ساخته می‌شوند. ترانزیستورهای MOSFET با کanal تهی شونده (Depletion-mode MOSFET) و ترانزیستورهای MOSFET با کanal تشکیل شونده یا بهبود (Enhancement-mode MOSFET).

ترانزیستورهای MOSFET با کanal تشکیل شونده یا بهبود



شکل ۳-۶۴—اتصال V_{GG} جریان درین را کم می‌کند

با اتصال ولتاژ منفی ترین گیت سورس، جریان درین کمتر می‌شود تا در ولتاژی به نام ولتاژ گیت سورس قطع (V_{GSoff}) کanal به طور کامل از بار آزاد تهی شده و جریان I_D خیلی کم و تزدیک به صفر می‌شود. همان‌طور که مشاهده می‌شود در DMOSFET با کanal N نیز مانند JFET با کanal N، تغییر ولتاژ گیت سورس در محدوده صفر تا V_{GSoff} روی جریان درین در محدوده مقدار مانند شکل ۳-۶۵ به گیت سورس ولتاژ مثبت نیز اتصال داد.



شکل ۳-۶۵—اتصال ولتاژ مثبت به گیت سورس موجب افزایش I_D می‌شود.


افزایش ولتاژ مثبت گیت سورس الکترون‌های آزاد بیشتری را از نواحی N^+ در کanal برقرار می‌نماید و مقاومت آن را کاهش

در پیش‌تر ترازیستورهای MOSFET کریستال پایه از داخل به سورس وصل می‌شود اما در مواردی ممکن است از آن یک اتصال چهارم نیز بیرون آورده باشد. در چنین مواردی، برای آن که پیوند p-n پایه و کanal همواره در گرایش معکوس باقی بماند، باید این اتصال را به پایه سورس وصل کرد.

گیت را می‌توان به عنوان یک جوشن خازن با صفحات موازی در نظر گرفت. کanal صفحه دیگر جوشن خازن است. دی‌اکسید سیلیکون که لایه بسیار باریک است، عایق بین دو جوشن را تشکیل می‌دهد.

۱۱-۳-اتصال ولتاژ پایه‌های DMOSFET: هرگاه


مطابق شکل ۳-۶۳ به پایه درین و سورس ولتاژی اتصال دهیم، این ولتاژ به برقراری جریان در داخل کanal منجر می‌شود. هر قدر V_{DS} افزایش یابد، جریان درین نیز افزایش می‌یابد تا سرانجام به یک مقدار ثابت می‌رسد. از آن پس، افزایش V_{DS} در مقدار جریان تأثیر محسوسی ندارد. این رفتار ناشی از آن است که افزایش V_{DS} به گسترش ناحیه تهی در داخل کanal منجر می‌شود و گرفتگی کanal به حد اکثر می‌رسد.



شکل ۳-۶۳—اتصال ولتاژ V_{DS} موجب برقراری جریان شده است.


برقراری یک ولتاژ منفی بین گیت سورس مانند شکل ۳-۶۴ موجب می‌شود که در داخل کanal یک ناحیه تهی از حامل‌های جریان به وجود آید. در این حالت الکترون‌ها از کanal رانده می‌شوند و به جای آن‌ها یون‌های مثبت باقی می‌مانند. به این ترتیب هدایت در کanal کاهش می‌یابد و جریان درین (I_D) کم می‌شود.

مشخصه $I_D - V_{DS}$ را برای ولتاژهای گیت سورس مختلف نشان می‌دهد. با منفی ترشدن ولتاژ گیت سورس، I_D کاهش یافته است.



شکل ۳-۶۸ منحنی مشخصه MOSFET با کanal تهی شونده نوع N

در شکل ۳-۶۹ منحنی مشخصه انتقالی با کanal N رسم شده است.



شکل ۳-۶۹ منحنی مشخصه انتقالی DMOSFET


۱۲-۳ ساختمان MOSFET با کanal تشکیل شونده Enhancement MOSFET(EMOSFET)

در این نوع ترانزیستور بر خلاف ترانزیستور با کanal تهی شونده، کanal را در هنگام ساخت ایجاد نمی‌کنند. لذا توقفی که گیت ترانزیستور بایاس نشود، ترانزیستور خاموش می‌ماند. به علت مقاومت خیلی زیاد بلور پایه که درین و سورس را از یکدیگر جدا می‌کند، عملاً با افزایش V_{DS} جریان محسوسی از درین نمی‌گذرد.

شکل ۳-۷۰ ساختمان این نوع MOSFET را نشان می‌دهد.

می‌دهد. با بهبود وضعیت کanal جریان درین افزایش می‌یابد.

۱۱-۳ ساختمان DMOSFET با کanal P تهی شونده نوع P : ساختمان DMOSFET با کanal P تهی شونده، شبیه نوع کanal N است. مطابق شکل ۳-۶۶ بلور پایه از کریستال نوع N و کanal از نوع P است.




شکل ۳-۶۶ DMOSFET با کanal P

عملکرد هر دو DMOSFET کanal N و P شبیه به هم است و فقط قطب باتری‌هایی که به DMOSFET با کanal P وصل می‌شود بر عکس DMOSFET با کanal N است.

۱۱-۴ علامت اختصاری DMOSFET :

علامت اختصاری هر دو نوع DMOSFET در شکل ۳-۶۷ نشان داده شده است. بلور پایه به وسیله پیکانی مشخص می‌شود. بلور پایه معمولاً (نه همیشه) از داخل به سورس اتصال دارد.



شکل ۳-۶۷ علامت اختصاری DMOSFET‌ها


۱۱-۵ منحنی‌های مشخصه DMOSFET

با کanal N : با توجه به توضیحات داده شده، می‌توان در DMOSFET، به گیت سورس ولتاژ مثبت یا منفی داد. اتصال ولتاژ منفی متداول‌تر است. شکل ۳-۶۸ خانواده منحنی‌های

می‌دهند. مقدار نامی این ولتاژ در حدود ۲ ولت است. هنگامی که کanal شکل گرفت، هر قدر V_{GS} بیشتر شود عرض کanal افزایش می‌یابد و مقاومت بین درین و سورس کم می‌شود. در این حالت جریان درین به ازای یک ولتاژ معین درین سورس افزایش می‌یابد. افزایش ولتاژ درین سورس (V_{DS}) جریان درین را نیز افزایش می‌دهد. این افزایش جریان با گذشتن V_{DS} از حد بحرانی متوقف می‌شود.

۱۲-۳- منحنی مشخصه EMOSFET با کanal N


در شکل ۳-۷۲ منحنی مشخصه EMOSFET با کanal N رسم شده است. همان‌طور که مشاهده می‌شود هر قدر V_{GS} مثبت‌تر باشد جریان درین افزایش می‌یابد.



شکل ۳-۷۲- منحنی مشخصه EMOSFET با کanal N


۱۲-۴- علامت اختصاری EMOSFET

علامت اختصاری هر دو نوع MOSFET با کanal N و P تشکیل‌شونده را در شکل ۳-۷۳ مشاهده می‌کنید. خطوط شکسته بین درین و سورس بیانگر عدم وجود کanal اولیه است.



شکل ۳-۷۳- علامت اختصاری EMOSFET با کanal N و P


از این پس این نوع MOSFET را EMOSFET می‌نامیم.



شکل ۳-۷۰- ساختمان EMOSFET با کanal N تشکیل شونده

در صورتی که گیت سورس را طوری بایاس کنیم که پتانسیل گیت مثبت‌تر از سورس باشد، میدان الکترواستاتیکی گیت، تعدادی الکترون آزاد از نواحی n^+ و کربیتان پایه جذب می‌کند و یک کanal باریک به صورت القایی بین درین سورس به وجود می‌آورد. این کanal، مقاومت بین دو پایه را کاهش می‌دهد و موجب برقراری جریان درین می‌شود.

شکل ۳-۷۱- ایجاد کanal را پس از اعمال ولتاژ گیت سورس نشان می‌دهد. همان‌طور که ملاحظه می‌شود در این نوع ترانزیستور چون کanal تشکیل می‌شود آن را تشکیل شونده می‌گویند.




شکل ۳-۷۱- اتصال ولتاژ مثبت گیت سورس موجب تشکیل کanal و برقراری جریان می‌شود.

حداقل ولتاژی را که لازم است بین گیت - سورس اعمال شود تا جریان درین برقرار گردد، ولتاژ آستانه روشن شدن ترانزیستور می‌گویند و آن را ($V_{GS(th)}$) نشان

کanal در این قطعه نسبت به EMOSFET های متداول، کوتاه تر است در نتیجه مقاومت کم تری ایجاد می کند. این خاصیت سبب تحمل ولتاژ بالاتر و عبور جریان بیشتر می شود. در این نوع MOSFET ها وقتی گیت مثبت می شود، کanal در خلی کوتاهی از نوع n در لایه p و بین دو ناحیه n^+ و n^- نفوذ می کند و موجب برقراری جریان بین درین و سورس می شود.

۳-۱۳-۱ VMOSFET : مثال دیگری از Power MOSFET های قدرت MOSFET بالاتر طراحی شده اند. در این نوع MOSFET ها کanal کوتاه تر و عریض تر است لذا مقاومت کم تری را بین درین و سورس ایجاد می کند. در نهایت جریان بیشتری می تواند از کanal عبور نماید. VMOSFET توان تلفاتی بیشتری دارد و پاسخ فرکانسی آن مطلوب تر است. در شکل ۳-۷۶ ساختمان این نوع MOSFET را مشاهده می کنید.



ساختار کanal عمودی و به صورت شیاری V شکل است. این نوع MOSFET ها دو اتصال سورس دارند و اتصال گیت در بالا و درین در پایین قرار دارد. کanal به صورت عمودی و بین دو لایه n^+ و n^- در حد فاصل درین و سورس در دو طرف شیار V شکل نفوذ داده می شود. کanal هنگامی ایجاد می شود که ولتاژ گیت نسبت به سورس مثبت شود.

۳-۱۴-۱ عملکرد MOSFET به عنوان کلید MOSFET Switching Operation


هابه علت دارابون ولتاژ آستانه (V_{Gsth}) EMOSFET

به دلیل کوچک بودن اندازه و ساده تر بودن ساخت آن، در تولید مدارهای مجتمع (IC) کاربرد بیشتری دارد.

فکر کنید : به چه دلیل در مدارهای ورودی طبقات عمودی (Vertical) اسیلوسکوپ از ترانزیستور FET استفاده می کنند؟

۳-۱۳-۲ Power MOSFET های قدرت

در EMOSFET های متداول مانند شکل ۳-۷۴ فقط لایه نازکی از کanal به صورت افقی قرار دارد. این لایه مقاومت نسبتاً بالایی را بین درین و سورس ایجاد می کند. لذا این نوع MOSFET ها برای کار در قدرت های پایین مورد استفاده قرار می گیرند.




شکل ۳-۷۴ قدرت EMOSFET

وقتی به گیت پتانسیل مثبتی می دهیم کanal در مجاورت گیت، بین سورس و درین شکل می گیرد.


اما LD MOSFET های قدرت که

(Laterally Diffused MOSFET) نام گذاری شده اند، ساختاری با کanal عرضی متفاوت با EMOSFET دارند و از نوع بهبود یافته هستند و برای کاربرد در قدرت های بالاطراحی شده اند. شکل ۳-۷۵ ساختمان داخلی یک نوع از این MOSFET ها را نشان می دهد.



شکل ۳-۷۵ ساختمان LD MOSFET


شکل ۳-۷۹ یک نمونه کاربرد سوئیچ در انتقال سیگنالی آنalog به خروجی را نشان می‌دهد.



شکل ۳-۷۹ یک نمونه کاربرد سوئیچ در انتقال سیگنال آنalog

CMOS - ۳-۱۵ Complementary MOSFET


با سری کردن دو نوع EMOSFET با کانال N و P مانند شکل ۳-۸۰ CMOS، ساخته می‌شود.



شکل ۳-۸۰


از رسم ساختمان کریستالی CMOS صرف نظر شده است.

وقتی مانند شکل ۳-۸۱، $V_{in} = 0^\circ$ است، TR₁ وصل و TR₂ قطع و مانند کلیدی باز عمل می‌کند و خروجی تقریباً برابر V_{DD} است.



شکل ۳-۸۱ TR₁ وصل و TR₂ قطع است.


به عنوان کلید به کار می‌رond. اگر ولتاژ گیت سورس کمتر از ولتاژ گیت سورس آستانه ($V_{GS(th)}$) باشد، MOSFET قطع است. هنگامی که ولتاژ گیت سورس بیشتر از ولتاژ آستانه می‌شود، MOSFET به صورت کلید بسته عمل می‌کند. لذا با تغییر ولتاژ گیت سورس، می‌توان به EMOSFET به عنوان کلید فرمان داد. کلید زمانی قطع است که $V_{GS} < V_{GS(th)}$ باشد. در این حالت مقاومت درین سورس بسیار زیاد می‌شود و MOSFET به صورت کلید باز عمل می‌کند. زمانی کلید بسته است که V_{GS} به اندازه کافی از $V_{GS(th)}$ بیشتر باشد. در این حالت $r_{DS(on)}$ بسیار کم است. شکل ۳-۷۷، EMOSFET با کانال N و معادل کلیدی آن را نشان می‌دهد.



شکل ۳-۷۷ EMOSFET به عنوان کلید

وقتی به گیت $+V$ ولت بدھیم FET مانند سوئیچ بسته عمل می‌کند. وقتی به گیت صفر ولت بدھیم، FET به عنوان سوئیچ باز عمل می‌کند.

در شکل ۳-۷۸ EMOSFET با کانال P به عنوان سوئیچ و ولتاژ گیت برای باز و بسته شدن کلید نشان داده شده است.



شکل ۳-۷۸ الف و ب EMOSFET به عنوان کلید


بیشتر بدانید:
 امروزه ترانزیستورهای خاص با نام IGBT (Insulated – Gate Bipolar Transistor) ساخته شده است. ساختار این ترانزیستورها مشابه BJT است با این تفاوت که پایه بیس آن با نام گیت مشخص می‌شود و مشابه گیت MOSFET عمل می‌کند؛ بنابراین ورودی این قطعه شبیه FET و خروجی آن مشابه ترانزیستور دوقطبی (BJT) است. در شکل ۳-۸۴ نماد و چند نمونه از شکل ظاهری IGBT نشان داده شده است.



شکل ۳-۸۴ نماد و شکل ظاهری دو نمونه IGBT

از این قطعه می‌توان جریان بسیار زیاد (حدود صدها آمپر) را عبور داد. همچنین ولتاژ کار آن بالا بوده و می‌تواند به حدود ۶۰۰۰ ولت برسد. به این ترتیب IGBT قادر است توان صدها کیلووات را تحمل کند. این قطعه به دلیل داشتن راندمان بالا و سوئیچینگ سریع، در دستگاه‌های مدرن اتومبیل‌ها و قطارهای برقی، یخچال‌ها با توانایی سرمایش سریع، سیستم هواساز با راندمان بالا، آمپلی‌فایرها و سوئیچینگ و منابع تغذیه کاربرد دارد.

وقتی به V_{DD} ولتاژ TR₁ قطع و مانند کلید باز عمل می‌کند و TR₂ وصل و مانند کلید بسته عمل می‌کند و خروجی تقریباً زمین شده و صفر ولت را نشان می‌دهد. این حالت در شکل ۳-۸۲ نشان داده شده است.




شکل ۳-۸۲ TR₁ و TR₂ قطع و وصل است.

از مزایای CMOS تلفات توان بسیار کم آن است. زیرا با سری شدن دو نوع MOSFET، یکی از همواره قطع است و اساساً از منبع جریانی کشیده نمی‌شود. این مدار مانند گیت NOT در دیجیتال عمل می‌کند. وقتی ورودی صفر یا LOW است. خروجی « V_{DD} » یا «High» است و وقتی ورودی در قرار دارد خروجی «صفر یا LOW» است.

۱۶-۳- شکل ظاهری ترانزیستورهای FET

در شکل ۳-۸۳ ساختمان ظاهری چند نمونه JFET و MOSFET را مشاهده می‌کنید.



شکل ۳-۸۳ ساختمان ظاهری چند نمونه FET


تحقیق کنید:

با مراجعه به سایت‌های مختلف در ارتباط با تکنولوژی ساخت IGBT و موارد کاربرد آن تحقیق کنید.

چهارگزینه‌ای

۴-۳-۱۸-۴ ساختمان کریستالی شکل ۳-۸۶ مربوط به کدام نوع MOSFET است؟

- ۱- کانال P تهی‌شونده
- ۲- کانال P تشکیل‌شونده
- ۳- کانال N تهی‌شونده
- ۴- کانال N تشکیل‌شونده




شکل ۳-۸۶

۴-۳-۱۸-۵ در مورد عمل کرد DMOSFET کدام گزینه صحیح است؟

- (۱) فقط در حالت تهی‌شونده (Depletion mode) عمل می‌کند.
- (۲) فقط در حالت تشکیل‌شونده (Enhancement mode) عمل می‌کند.
- (۳) فقط در ناحیه اهمی عمل می‌کند.
- (۴) در هردو حالت تهی‌شونده و تشکیل‌شونده عمل می‌کند.

تشریحی

۴-۳-۱۸-۶ نام پایه‌ها را روی شکل ۳-۸۷ (a)، (b)، (c) و (d) بنویسید. نوع کانال (N یا P) و از نظر ساخت (تشکیل‌شونده یا تهی‌شونده) را تعیین کنید.




شکل ۳-۸۷

۷-۳-۱۸-۷ عمل کرد EMOSFET با کانال N را به عنوان سوئیچ توضیح دهید.

۳-۱۷-۳- برای هنرجویان علاقمند:

یکی از کاربردهای سوئیچ‌های آنالوگ استفاده از آن‌ها برای تبدیل سیگنال آنالوگ به دیجیتال است. این عمل در مدار مبدل آنالوگ به دیجیتال (ADC) انجام می‌گیرد. شکل ۳-۸۵ لحظات وصل سوئیچ و سیگنال نمونه‌برداری شده در خروجی سوئیچ را نشان می‌دهد.



شکل ۳-۸۵-۳- کاربرد سوئیچ آنالوگ در مدار ADC

۳-۱۸-۳- الگوی پرسش

کامل کردنی

۱-۳-۱۸-۱ Depletion به مفهوم و Enhancement به مفهوم است.

۲-۳-۱۸-۲ در مدار EMOSFET V_{GS} به اندازه نشود. جریان درین (I_D) در مدار برقرار نمی‌شود.

صحیح یا غلط

۳-۱۸-۳ DMOSFET در هر دو حالت تهی‌شونده و تشکیل‌شونده (بهبود یافته) می‌تواند عمل کند.

صحیح غلط