


پنجشنبه

دیجیتال و گیت‌های منطقی

هدف کلی:

تحلیل نظری و عملی مدارهای پایه در دیجیتال

زمان آموزش			عنوان توانایی	شماره توانایی	واحد کار
جمع	نظری	عملی			
۲۲	۱۰	۱۲	توانایی بررسی سیستم‌های دیجیتال و کاربرد آن‌ها	۲۰	U۸



فصل نهم

سیستم‌های دیجیتال و کاربرد آن‌ها

هدف کلی :

تحلیل نظری و عملی مدارهای ترکیبی و ترتیبی در دیجیتال

هدف‌های رفتاری: در پایان این فصل از فراگیرنده انتظار می‌رود که :

- ۱۰- فرق بین IC‌های TTL و CMOS را شرح دهد.
- ۱۱- سیستم‌های اعداد دهدی و باینری را شرح دهد.
- ۱۲- روش تبدیل اعداد اعشاری به باینری را شرح دهد.
- ۱۳- عملکرد مدارهای ترکیبی، رمز گشای (Decoder)، رمز گذار (Encoder)، مترکز کننده (مالتی‌پلکسر) و منتشر کننده (دی‌مالتی‌پلکسر) را شرح دهد.
- ۱۴- عملکرد مدارهای ترتیبی فلیپ فلاب های RS، JK، D و T را شرح دهد.
- ۱۵- اصول کار آی سی اشیتیت تریگر را توضیح دهد.
- ۱۶- مدارهای Decoder، مالتی‌پلکسر و فلیپ فلاب را از طریق آزمایش به صورت عملی بیند و رفتار آن را تحلیل کند.
- ۱- سیستم‌های دیجیتال و آنالوگ را از یکدیگر تشخیص دهد.
- ۲- مفهوم صفر و یک منطقی و سطوح آن را شرح دهد.
- ۳- نماد دروازه‌های منطقی OR, AND, XNOR, XOR, NOR, NAND, NOT را رسم کنند.
- ۴- جدول صحیح دروازه‌های منطقی را با استفاده از توابع و گیت‌ها به دست آورد.
- ۵- جدول صحیح گیت‌های منطقی را از طریق آزمایش به دست آورد.
- ۶- توابع بولی را شرح دهد.
- ۷- عبارت بولی یک تابع منطقی ساده را بنویسد.
- ۸- اتحادهای اساسی جبر بول را شرح دهد.
- ۹- توابع بولی ساده را به کمک جدول کارنو به دست آورد.

ساعت آموزش			توانایی شماره ۱۹
جمع	عملی	نظری	
۲۲	۱۲	۱۰	



دروازه‌های منطقی

۱- IC ها چه مزایایی نسبت به مدار مجزا دارند؟



- ۶- آی سی ۷۴۱ چند پایه دارد؟
 الف) ۶
 ب) ۸
 ج) ۱۴
 د) ۱۶
- ۷- چهار مورد از نکات اینمنی مربوط به آی سی را بنویسید.



- ۸- یک نمونه سیگنال آنالوگ و یک نمونه سیگنال دیجیتالی رارسم کنید.



- ۹- فرق سیستم های آنالوگ و دیجیتال را شرح دهید.



- ۱۰- دروازه منطقی را تعریف کنید؟




۲- یک تقویت کننده عملیاتی چه مشخصاتی باید داشته باشد؟



۳- چگونه می‌توان در یک تقویت کننده عملیاتی بهره تقویت را به دل خواه و با دقت تنظیم کرد؟



۴- در شکل زیر بهره ولتاژ چه قدر است؟




- الف) ۳
 ب) ۲
 ج) ۶
 د) ۰/۳۲


۵- با استفاده از چه مداری و چگونه می‌توان یک موج مربعی تولید کرد؟ توضیح دهید.




۱۵- سطوح ولتاژ برای نشان دادن صفر و یک منطقی را رسم کنید.




۱۶- مدار کلیدی گیت OR و NOT را رسم کنید.



۱۷- دروازه منطقی رسم شده در شکل زیر را می توان از کدام دروازه های منطقی پایه تشکیل داد ؟



۱۸- برای این که نشان دهیم متغیر A و متغیر B با یکدیگر NOR شده اند از چه رابطه منطقی استفاده می کنیم ؟ رابطه را بنویسید.



۱۱- کدام جدول صحبت مربوط به دروازه منطقی AND است ؟

A	B	F
۰	۰	۱
۰	۱	۱
۱	۰	۱
۱	۱	۰

(ب)

A	B	F
۰	۰	۰
۰	۱	۱
۱	۰	۱
۱	۱	۱

(الف)

A	B	F
۰	۰	۱
۰	۱	۰
۱	۰	۰
۱	۰	۰

(د)

A	B	F
۰	۰	۰
۰	۱	۰
۱	۰	۰
۱	۱	۱

(ج)

۱۲- رابطه منطقی خروجی دروازه منطقی XOR کدام است ؟


$$\overline{AB} + AB$$

$$\overline{A}B + A\overline{B}$$

$$\overline{A+B}$$

$$A+B$$

۱۳- مدار کلیدی زیر، عملکرد کدام گیت را نشان می دهد ؟



(ب) XOR

(د) NOT

(الف) OR

(ج) AND

۱۴- مفهوم صفر و یک منطقی را شرح دهید.



۲۱- با استفاده از قوانین جبر بول طرف دوم روابط منطقی زیر را تکمیل کنید.

- (الف) $A + 0$
- (ب) $A + 1$
- (ج) $A + A$
- (د) $A + \bar{A}$
- (ه) $A \cdot 1$
- (و) $A \cdot 0$
- (ز) AA
- (ح) \bar{AA}
- (ط) $A(B+C) =$
- (ی) $\overline{A+B}$
- (ک) $AB+C$
- (ل) \overline{AB}


۲۲- ساده شده تابع $f(A,B) = \overline{A}\overline{B} + \overline{A}B + A$ کدام است؟

است؟

- ب) $\overline{A}(\overline{B}+B)$ الف) صفر
- د) یک ج) AA

۲۳- تابع $F = \overline{A}B + \overline{A}\overline{B} + \overline{A}$ را به کمک قوانین

جبر بول ساده کنید؟




۱۹- روابط منطقی نوشته شده در ستون سمت چپ را به دروازه منطقی آن در ستون سمت راست اتصال دهید.


$$Y = A+B$$



$$Y = A \cdot B$$



$$Y = \overline{A}$$



$$Y = \overline{A}B + A\overline{B}$$




$$Y = \overline{A} \oplus B$$



$$Y = \overline{A+B}$$



$$Y = \overline{A \cdot B}$$




بعد از مطالعه قسمت اول فصل (۹) به سوالات
پیش آزمون ۲ - ۹ پاسخ دهید

پیش آزمون (۹-۲)



جبربول وجدول کارنو

۲۴- جدول صحت مربوط به رابطه منطقی $F = A\overline{B} + \overline{A}B$ را رسم کنید.



بعد از مطالعه قسمت دوم فصل ۹ به سوالات
پیش آزمون ۳ - ۹ پاسخ دهید

پیش آزمون (۳-۹)



سیستم‌های اعداد

۲۵- عدد ۹۵ در مبنای دهدهی را به مبنای باینری تبدیل کنید.



۲۶- عدد ۰۱۱۰۱۱۰۱ را به مبنای دهدهی (دسیمال) تبدیل کنید.



۲۷- در یک عدد باینری کم ارزش‌ترین بیت و با ارزش‌ترین بیت کدام است؟



۲۸- ارزش مکانی و ضرایب عدد باینری (۱۰۰۱) را بنویسید.



۲۹- عدد ۵ در مبنای اعشاری را در کد BCD نمایش دهید.

$$(5)_{BCD} = (.....)_{BCD}$$

۳۰- در سیستم اعداد باینری به هر بیت یک بایت (Byte) می‌گویند.

۲۴- جدول کارنوی مربوط به رابطه منطق $F = \bar{A}\bar{B} + A\bar{B}$ را به همراه جدول صحبت تابع رسم کنید.



طعم شیرین موافقیت


برای این که طعم شیرین موافقیت را بچشید، باید نسبت به کاری که انجام می‌دهید علاقه‌مند باشید و با استفاده از فنون و روش‌های مربوط به آن کار، آن را با مهارت کامل انجام دهید.

جهت هنرجویان علاقه مند

با جستجو در سایت‌های مرتبط جدیدترین تولیدات دیجیتالی را شناسایی کنید و در زمینه‌ی معرفی، مزايا و امکانات اين تجهيزات مطالبي را تهيه کنید و به کلاس ارائه دهيد.

- ۳۵- یک رمزگشا دارای ۳ ورودی است. این رمزگشا حداقل (۴) خط خروجی دارد.
 ۳۶- عملکرد مدار (مالتی پلکسرا) رمزگشا () مانند یک کلید چند حالته است.

- ۳۷- تعداد (ورودی ها) خروجی ها () مدار مالتی پلکسرا در هر لحظه فقط یکی است.
 ۳۸- در مدار دی مالتی پلکسرا شکل زیر اگر خروجی باشد آدرس A و B کدام است ؟




- الف) $B = 1, A = 0$ ب) $B = 0, A = 0$
 ج) $B = 0, A = 1$ د) $B = 1, A = 1$

پیش آزمون (۱-۵)

أنواع فليب فلاپ

- ۳۹- در فليب فلاپ S-R شکل زیر حالت غیرمجاز کدام
حالت است ؟

- | | | | |
|-----|-----|------|-----|
| S=1 | R=1 | S=0 | R=0 |
| ب) | د) | الف) | ج) |



بعد از مطالعه قسمت سوم فصل (۹) به
سوالات پیش آزمون ۴-۹ پاسخ دهید

پیش آزمون (۹-۹)



مدارهای ترکیبی

- ۴۰- نام دیگر مدار رمزگشا و عملکرد آن را شرح دهید.



- ۴۱- اگر بخواهیم کلمه ای را در یک سطر معین از حافظه آدرس دهی کنیم از مدار (رمزگشا ()، رمز گذار ()) استفاده می کنیم. توضیح دهید.




- ۴۲- مداری که اطلاعات را از حالت دهدی به باینری تبدیل می کند رمزگشا نام دارد .


غلط () صحیح ()

- ۴۳- هر رمزگشا با ۲ ورودی دارای (۴) خروجی است و در هر لحظه فقط یکی از (ورودی ها) خروجی ها () فعال است.


۴۵- نمای بلوکی فلیپ فلامپ S-R ساعتی را رسم کنید.




۴۶- نمای بلوکی فلیپ فلامپ نوع D را رسم کنید.




۴۷- عملکرد اشمتیت تریگر را توضیح دهید.



۴۸- نماد گیت اشمتیت تریگر را رسم کنید.





۴۹- جدول صحت فلیپ فلامپ J-K را بنویسید. عیب این فلیپ فلامپ را شرح دهید.



۴۱- برای ثبت n بیت اطلاعات در حافظه به n سلول حافظه (فلیپ فلامپ) نیاز داریم. (صحیح □ غلط □)


۴۲- رفتار کدام فلیپ فلامپ از نوع فلیپ فلامپ T است؟




۴۳- جدول صحت فلیپ فلامپ از نوع D را بنویسید و کاربرد این فلیپ فلامپ را شرح دهید.



۴۴- جدول درستی فلیپ فلامپ S-R با گیت NAND و فلیپ فلامپ S-R با گیت NOR را بنویسید.



ولت بیشتر شود ممکن است بسوزد. لذا سعی کنید ولتاژ کار این نوع IC ها را دقیقاً در محدوده ۵ ولت قرار دهید.



نکات ایمنی فصل (۴)



لطفاً قبل از شروع آزمایش نکات زیر را به خاطر بسپارید:

۱- در صورت امکان از منبع تغذیه‌ای استفاده کنید که در مقابل اتصال کوتاه محافظت شده باشد.



۳- هنگام جازدن IC در بربرد یا در آوردن آن دقت کنید که پایه های IC کج نشود. در صورت امکان برای درآوردن IC ها، از IC کش استفاده کنید.


۴- برخی از IC در مقابل الکتریسته ساکن حساس هستند و چنانچه پایه های آن با دست لمس شود آسیب می بینند. هنگام کار با این IC ها دقت کنید تا به آن ها شوک الکتریکی وارد نشود.

۵- در صورتی که از سوکت مخصوص آی سی برای برد آمده استفاده کنید، احتمال آسیب رسیدن به آی سی کمتر ۲۵ ولت کار می کند. اگر ولتاژ تغذیه این IC ها از ۲۵/۵ ولت کار نمایند، آنها آسیب می بینند.

قابل توجه همکاران ارجمند

با توجه به این که مدت اختصاص داده شده به کار عملی در این فصل محدود می باشد. برای اجرای آزمایش های این فصل، بر اساس هر آزمایش در هنرستان ها یک برد مدار چاپی آماده تهیه می شود و در اختیار هنرجویان قرار می گیرد، لذا هنرجویان بدون بستن تک تک اجزاء مدار می توانند همه ای آزمایش ها را انجام دهند.

سیستم ، سیستم دیجیتال می گویند . در شکل ۹-۳ یک نمونه سیگنال دیجیتال نشان داده شده است . همان طور که از شکل مشاهده می شود ، هنگامی که سیگنال در زمان A به صفر می رسد ، تا زمان B هم چنان در حالت صفر باقی می ماند ، یعنی در این فاصله سیگنال قطع شده است .



شکل ۹-۳ یک نمونه سیگنال دیجیتال یا ناپیوسته معمولاً صفحه‌ی نمایشگر (Display) دستگاه‌هایی که با سیستم دیجیتال کار می کنند ، مقدار زمان یا کمیت‌های الکتریکی را به صورت ارقام و اعداد نشان می دهند . این دستگاه‌ها می توان ساعت دیجیتالی یا مولتی‌متر دیجیتالی را نام برد .

شکل ۹-۴ دو نمونه دستگاه دیجیتالی را نشان می دهد . امروزه سیستم‌های دیجیتالی ، کاربردهای فراوانی دارند و در تمام زمینه‌ها گسترش یافته اند .



شکل ۹-۴ دو نمونه دستگاه دیجیتالی

توجه داشته باشید دستگاه‌های دیجیتالی مانند دستگاه‌های آنالوگ یا هر وسیله دیگری محدودیت دارند .

قبل از شروع قسمت اول (۹) به سوالات پیش آزمون ۹-۱ پاسخ دهید .

قسمت اول


۹-۱ سیستم‌های آنالوگ و دیجیتال

سیستم‌های آنالوگ به سیستم‌های گفته می شود که در آن سیگنال‌ها همواره پیوسته هستند . به عبارت دیگر خروجی سیستم‌های آنالوگ تابعی پیوسته از ورودی آن است . برای مثال در یک مولتی‌متر عقربه‌ای ، حرکت عقربه به صورت پیوسته و تدریجی است ، یعنی عقربه به صورت پله‌ای حرکت نمی کند . شکل ۹-۱ یک نمونه مولتی‌متر عقربه‌ای با آنالوگ را نشان می دهد . در این نوع مولتی‌متر ، عقربه متناسب با کمیت الکتریکی ورودی حرکت می کند و می تواند بی نهایت موقعیت داشته باشد .



شکل ۹-۱ یک نمونه مولتی‌متر آنالوگ


در شکل ۹-۲ یک نمونه سیگنال پیوسته یا آنالوگ را مشاهده می کنید .



شکل ۹-۲ یک نمونه سیگنال پیوسته

علاوه بر سیستم آنالوگ ، سیستم دیگری نیز وجود دارد که در آن سیگنال‌ها ، قطع و وصل می شوند . به این نوع

اکسون می خواهیم این دو حالت لامپ یا باز و بسته بودن کلید را نام گذاری کنیم. برای این منظور می توانیم از واژه هایی مانند off خاموش یا low برای لامپ در حالت خاموش یا کلید در حالت باز استفاده کنیم. همچنین واژه های on روشن یا HIGH را برای لامپ در حالت روشن به کار می بریم، شکل ۹-۷.



شکل ۹-۷ نام گذاری لامپ در حالت روشن و خاموش برای نام گذاری دو حالت مختلف لامپ، می توانیم از

اعداد صفر (۰) و یک (۱) نیز استفاده کنیم:

۰ → لامپ در حالت خاموش

۱ → لامپ در حالت روشن

چون صفر و یک از نظر کلمه خیلی کوتاه و هم چنین ساده هستند، از این رو اعداد صفر و یک (۰ و ۱) را به عنوان نمادهایی برای نمایش دو وضعیت مختلف یک لامپ، کلید یا هر سیستم دو وضعیتی دیگر به کار می برند.

برای این که صفر و یک که در این جا به عنوان نماد به کار برده شده اند با صفر و یک جبری اشتباه نشود، واژه *Logic* یا منطقی را معمولاً به دنبال صفر و یک می آورند. در این شرایط اعداد را به صورت صفر منطقی، یک منطقی، Logic 0 یا Logic 1 می خوانند. شکل ۹-۸ مفهوم صفر و یک منطقی را نشان می دهد.



در شکل ۹-۵ بعضی از این کاربردهای دیجیتال نشان داده شده است. در ادامه بحث به اختصار با مدارهای دیجیتال آشنا خواهید شد.




شکل ۹-۵ کاربردهای مدارهای دیجیتالی

۹-۲ اصول کار مدارهای دیجیتال

۹-۲-۱ مفهوم صفر و یک منطقی: به شکل ۹-۶ توجه کنید. اگر کلید k بسته باشد لامپ روشن می شود و اگر کلید k باز باشد لامپ خاموش می شود. بنابراین برای لامپ دو حالت خاموش و روشن وجود دارد.




شکل ۹-۶ مفهوم صفر و یک



شکل ۹-۱۰ سطح ولتاژ صفر و یک منطقی


اگر سطح ولتاژ بین اعداد $0/8$ تا 2 ولت قرار گیرد، نمی توان یقین کرد که عدد انتخاب شده صفر یا یک منطقی است. هم چنین عوامل مختلف مانند حرارت نیز تاثیر گذار خواهد بود. مثلاً اگر مقدار ولتاژ $1/5$ ولت باشد، ممکن است دستگاه آن را صفر منطقی یا یک منطقی بشناسد. از این رو منطقه $0/8$ تا 2 ولت را منطقه تعريف نشده می نامند تا دستگاه دچار اشتباه نشود، شکل ۹-۱۱.



شکل ۹-۱۱ منطقه تعريف نشده

۹-۳ دروازه های منطقی پایه

دوازه های منطقی اساس کار سیستم های دیجیتالی را تشکیل می دهند. یک سیستم دیجیتالی از تعدادی دروازه منطقی ساخته شده است. یک دروازه منطقی در حقیقت یک مدار الکترونیکی است که با یک یا چند ورودی، فقط یک خروجی دارد. شکل ۹-۱۲ یک دروازه منطقی را نشان خود جی دارد.



شکل ۹-۸ مفهوم صفر و یک منطقی

رايانه، ماشين حساب، ساعت ديجيتالي و سائر دستگاه های پيشرتفه بر اساس صفر و یک منطقی کارمي كنند. در اين گونه دستگاه ها مفهوم صفر و یک فقط روشن یا خاموش بودن لامپ نیست بلکه وجود یا عدم وجود ولتاژ است، شکل ۹-۹.




شکل ۹-۹ مفهوم صفر و یک منطقی

به عبارت دیگر ولتاژ حدود صفر تا $0/8$ ولت را صفر منطقی و ولتاژ حدود 2 تا 5 ولت اندکي فاصله ایجاد شود را به عنوان یک منطقی در نظر می گيرند. در اصطلاح عمومی صفر ولت را به عنوان صفر منطقی و 5 ولت را به عنوان یک منطقی می شناسند. ممکن است سطح ولتاژ یک منطقی در سیستم های مختلف با يكديگر تفاوت داشته باشد، ولی سطح 5 ولت به عنوان یک منطقی رايچ ترين است. شکل ۹-۱۰ سطوح ولتاژ برای صفر منطقی و یک منطقی را نشان می دهد.

می دهد.

یک منطقی قرار می گیرد.
مدار الکتریکی شکل ۹-۱۴ را در نظر بگیرید، اگر هر دو کلید A و B باز باشند (در وضعیت صفر منطقی قرار داشته باشند) لامپ خاموش است (لامپ به عنوان خروجی در نظر گرفته می شود)، به عبارت دیگر خروجی در وضعیت صفر منطقی قرار می گیرد. اگر فقط یکی از دو کلید A یا B بسته باشند ($A=1$ و $B=0$ یا $A=0$ و $B=1$) باز هم خروجی در وضعیت صفر قرار می گیرد. لذا هنگامی خروجی در وضعیت یک منطقی (لامپ روشن) قرار می گیرد که کلید A و کلید B بسته باشند.




شکل ۹-۱۴ مدار کلیدی دروازه منطقی AND

در جدول ۹-۱ تمامی حالت مختلف باز و بسته بودن کلید مورد بررسی قرار گرفته است.

جدول ۹-۱

وضعیت کلید A	وضعیت کلید B	وضعیت نور لامپ
قطع	قطع	خاموش
قطع	وصل	خاموش
وصل	قطع	خاموش
وصل	وصل	روشن


اگر وصل بودن کلید را یک منطقی و قطع بودن کلید را صفر منطقی و روشن بودن لامپ را یک منطقی و خاموش بودن آن را صفر منطقی در نظر بگیریم، جدول ۹-۱ به جدول ۹-۲ تبدیل می شود. این جدول را جدول صحت یا درستی گیت AND می نامند. هر دروازه منطقی یا مدار منطقی، یک جدول صحت دارد.



شکل ۹-۱۲ بلوک یک دروازه منطقی

در مدارهای غیر کامپیوتی، ساخت دروازه های منطقی با استفاده از کلیدها، شستی ها، رله ها امکان پذیر است،

شکل ۹-۱۳



شکل ۹-۱۳ عناصر مورد استفاده در دروازه های منطقی

به طور خلاصه یک دروازه منطقی، یک مدار الکتریکی یا الکترونیکی است که با توجه به حالت هایی که به ورودی آن داده می شود (صفر یا یک منطقی) خروجی آن نیز در وضعیت صفر یا یک منطقی قرار می گیرد. بدین ترتیب انواع دروازه های منطقی به وجود می آید که به شرح آن ها می بردازیم.

۹-۳-۱ دروازه منطقی AND: دروازه منطقی AND، دروازه های است که اگر همه ورودی های آن در وضعیت یک منطقی قرار گیرند، خروجی آن در وضعیت


جدول ۹-۲

A	B	F
۰	۰	۰
۰	۱	۰
۱	۰	۰
۱	۱	۱

۹-۳-۲ دروازه منطقی OR: دروازه منطقی OR

دروازه ای است که اگر حداقل یکی از ورودی های آن در وضعیت یک منطقی باشد، خروجی آن در وضعیت یک منطقی قرار می گیرد.

شکل ۹-۱۷ مدار کلیدی دروازه منطقی OR را نشان می دهد. در شکل ۹-۱۷ اگر فقط یکی از دو کلید A یا B یا هر دو در وضعیت یک منطقی (حالت بسته) قرار گیرند، خروجی (V_O) در وضعیت یک منطقی قرار خواهد گرفت.



شکل ۹-۱۷ مدار کلیدی دروازه منطقی OR با دو ورودی

برای بررسی عملکرد دروازه منطقی OR، با توجه به جدول ۹-۳ حالات مختلف باز و بسته بودن کلیدها را مورد بررسی قرار می دهیم.

جدول ۹-۳

وضعیت کلید A	وضعیت کلید B	وضعیت نور لامپ
قطع	قطع	خاموش
قطع	وصل	روشن
وصل	قطع	روشن
وصل	وصل	روشن

اگر حالت باز بودن کلید را صفر منطقی، حالت بسته بودن کلید را یک منطقی، ولتاژ صفر ولت را صفر منطقی و ولتاژ ۵ ولت را یک منطقی در نظر بگیریم، جدول ۹-۳ تبدیل به جدول ۹-۴ می شود. جدول ۹-۴ جدول صحت دروازه منطقی OR نامیده می شود.

برای نشان دادن این مفهوم که متغیر A و متغیر B با یک دیگر AND شده اند، از رابطه زیر استفاده می کنیم.

$$F = A \cdot B$$

علامت AND

و می خوانیم F برابر است با A و B یا A AND B. برای ساده نویسی می توانیم علامت نقطه که در بین متغیرها قرار دارد را حذف کنیم. شکل ۹-۱۵، نماد دروازه منطقی AND و رابطه ای ورودی و خروجی آن را نشان می دهد.




شکل ۹-۱۵ دروازه منطقی AND

یک دروازه منطقی AND می تواند بیش از دو ورودی داشته باشد. در شکل ۹-۱۶ یک دروازه منطقی با سه ورودی همراه با مدار معادل کلیدی آن نشان داده شده است.




الف - نماد دروازه منطقی AND با سه ورودی



ب - مدار کلیدی دروازه منطقی AND با سه ورودی

شکل ۹-۱۶ نماد و مدار کلیدی دروازه منطقی AND با سه ورودی



شکل ۹-۱۹ ب) مدار کلیدی دروازه منطقی OR

جدول ۹-۴		
A	B	F
۰	۰	۰
۰	۱	۱
۱	۰	۱
۱	۱	۱

برای این که نشان دهیم متغیر A یا متغیر B با یک دیگر OR شده اند از رابطه زیر استفاده می کنیم.

$$\text{یا}$$


$$F = A + B$$

علامت OR (نه جمع)

می خوانیم F برابر است با A یا B، یا A و B


مقدار F زمانی یک است که A یا B یا هر دو یک باشد.

شکل ۹-۱۸-الف نماد دروازه منطقی OR و شکل ۹-۱۸-ب رابطه ورودی و خروجی در دروازه منطقی OR را نشان می دهد.



الف: نماد دروازه منطقی OR ب: رابطه خروجی دروازه منطقی OR

شکل ۹-۱۸ دروازه منطقی OR




الف: نماد دروازه منطقی NOT ب: مدار کلیدی دروازه منطقی NOT
شکل ۹-۲۰ دروازه منطقی NOT


در این مدار نیروی وارد بر کلید حالت یک منطقی و نبود نیرو حالت صفر منطقی است.

این نتایج در جدول ۹-۵ خلاصه شده است.


یک دروازه منطقی OR می تواند بیش از دو ورودی داشته باشد. شکل ۹-۱۹ الف، نماد یک دروازه منطقی OR با چند ورودی و شکل ۹-۱۹ ب، مدار کلیدی آن نشان می دهد.



شکل ۹-۱۹ الف) نماد دروازه منطقی با چند ورودی



شکل ۹-۲۱-ب- نقشه داخلی دروازه های منطقی OR به صورت آی سی



شکل ۹-۲۱-ج- نقشه داخلی دروازه های منطقی AND به صورت آی سی

همان طور که از شکل ۹-۲۱ مشخص است در هر IC تعدادی حدود ۴ یا ۶ دروازه منطقی وجود دارد. هم چنین برای هر IC یک پایه GND برای اتصال زمین یا صفر ولت و یک پایه V_{CC} + برای ولتاژ تغذیه ۵ ولت در نظر گرفته می شود.

۹-۴ دروازه های منطقی ترکیبی

با ترکیب برقی از دروازه های منطقی پایه با یکدیگر، دروازه های منطقی جدیدی ساخته می شوند که در مدارهای دیجیتالی و کامپیوتری کاربرد فراوانی دارند.

۹-۴-۱ دروازه منطقی NAND: دروازه منطقی

NAND از ترکیب دو دروازه منطقی AND و دروازه منطقی NOT به وجود می آید. در دروازه منطقی NAND

جدول ۹-۵

وضعیت کلید A	وضعیت نور لامپ
عادی	روشن
تحریک شده	خاموش

جدول ۹-۵ را می توان به صورت جدول ۹-۶ نیز نوشت

جدول ۹-۶ جدول صحت دروازه منطقی NOT است.

جدول ۹-۶

A	F
۰	۱
۱	۰

برای نشان دادن این که خروجی NOT ورودی است،

از رابطه زیر استفاده می کنیم :


$$F = \bar{A}$$

A NOT (آنات) یا نات A می خوانند.

دوازه های منطقی AND، OR و NOT را به

صورت IC (مدار مجتمع) می سازند و به بازار عرضه می کنند. این IC ها معمولاً ۱۴ یا ۱۶ پایه هستند و چند


گیت در آن جای دارد. شکل ۹-۲۱، سه نمونه IC شامل دروازه های منطقی فوق را نشان می دهد.



شکل ۹-۲۱-الف- نقشه داخلی دروازه های منطقی NOT به صورت آی سی


همان طور که از جدول صحت ۹-۸ پیداست، خروجی دروازه منطقی NAND زمانی در وضعیت یک منطقی قرار می‌گیرد که حداقل یکی از ورودی‌های آن در وضعیت صفر منطقی باشد.

دروازه منطقی NAND نیز مانند دروازه منطقی OR یا AND می‌تواند بیش از دو ورودی داشته باشد. شکل ۹-۲۳ یک دروازه منطقی NAND را با سه ورودی نشان می‌دهد.



شکل ۹-۲۳ دروازه منطقی NAND با سه ورودی

۹-۴-۲ دروازه منطقی NOR : دروازه منطقی NOR از ترکیب دروازه منطقی OR و دروازه منطقی NOT به وجود می‌آید. در دروازه منطقی NOR ابتدا متغیرهای ورودی با یکدیگر OR شده و سپس حاصل به دست آمده NOT می‌شود. شکل ۹-۲۴-الف عملکرد دروازه منطقی NOR و شکل ۹-۲۴-ب نماد دروازه منطقی NOR را نشان می‌دهد.



الف: ترکیب دروازه منطقی NOR ب: نماد دروازه منطقی NOR

شکل ۹-۲۴ دروازه منطقی NOR با دو ورودی


برای این که نشان دهیم متغیر A و متغیر B با یکدیگر NOR شده‌اند، از رابطه منطقی زیر استفاده می‌کنیم:

$$F = \overline{A+B}$$

جدول صحت دروازه منطقی NOR را می‌توانیم با استفاده از جدول ۹-۹ به دست آوریم. برای این منظور ابتدا ورودی‌ها را با یکدیگر OR و سپس حاصل را NOT می‌کنیم.

ابتدا متغیرهای ورودی با یکدیگر AND شده و حاصل به دست آمده NOT می‌شود. شکل ۹-۲۳-الف ترکیب دروازه منطقی NAND را نشان می‌دهد.

نماد دروازه منطقی NAND در شکل ۹-۲۲ ب نشان داده شده است.



الف: ترکیب دروازه منطقی NAND ب: نماد دروازه منطقی NAND
شکل ۹-۲۲ دروازه منطقی NAND

برای این که نشان دهیم دو متغیر A و B با یکدیگر NAND شده‌اند از رابطه منطقی زیر استفاده می‌کنیم:

$$F = \overline{AB}$$

جدول صحت دروازه منطقی NAND را با استفاده از جدول ۹-۷ می‌توانیم به دست آوریم. برای این منظور ابتدا ورودی‌ها را با یکدیگر AND و حاصل به دست آمده را NOT می‌کنیم.

جدول ۹-۷



A	B	$F = AB$	$F = \overline{AB}$
۰	۰	۰	۱
۰	۱	۰	۱
۱	۰	۰	۱
۱	۱	۱	۰

جدول ۹-۷ را می‌توانیم به صورت خلاصه توبه شکل جدول ۹-۸ بنویسیم.

جدول ۹-۸

A	B	$F = \overline{AB}$
۰	۰	۱
۰	۱	۱
۱	۰	۱
۱	۱	۰

به دروازه های منطقی ترکیبی X-OR و X-NOR می پردازیم.



شکل ۹-۲۶ نمای داخلی آی سی های NOR و NAND با دروازه منطقی



نقشه داخلی آی سی های مختلف را می توانید از برگه اطلاعات آی سی استخراج کنید. با وجود این که اطلاعات داده شده در **Datasheet** معمولاً به زبان انگلیسی است، باید بتوانید اطلاعات مورد نیاز را استخراج کنید. برای دسترسی به برگه اطلاعات آی سی ها به کتاب های مربوط یا به سایت های اینترنتی مراجعه کنید.

جدول ۹-۹

A	B	$F = A + B$	$F = \bar{A} + \bar{B}$
۰	۰	۰	۱
۰	۱	۱	۰
۱	۰	۱	۰
۱	۱	۱	۰


جدول ۹-۹ را می توانیم به صورت خلاصه تر طبق جدول ۹-۱۰ نشان دهیم.

جدول ۹-۱۰

A	B	$F = A + B$
۰	۰	۱
۰	۱	۰
۱	۰	۰
۱	۱	۰

همان طور که از جدول ۹-۱۰ پیداست خروجی دروازه منطقی NOR زمانی در وضعیت یک منطقی است که همه ورودی های آن در وضعیت صفر منطقی باشند.

دروازه منطقی NOR نیز مانند بعضی از دروازه های منطقی می تواند بیش از دو ورودی داشته باشد. شکل ۹-۲۵ نماد یک دروازه منطقی با سه ورودی را نشان می دهد.



شکل ۹-۲۵ نماد دروازه منطقی NOR با سه ورودی

در شکل ۹-۲۶ IC های مربوط به دروازه های منطقی NOR و NAND نشان داده شده اند. این آی سی ها در بازار به فراوانی یافت می شوند. در قسمت های بعدی

۹-۴-۴ دروازه منطقی NOR انحصاری یا XNOR

این دروازه منطقی مانند XOR فقط دارای دو ورودی است و خروجی آن هنگامی در وضعیت یک منطقی قرار می‌گیرد که دو ورودی آن در سطح منطقی مشابه باشند. نماد این دروازه منطقی در شکل ۹-۲۹ نشان داده شده است.

۹-۱۲ مشاهده می‌کنید.



شکل ۹-۲۹ نماد دروازه منطقی XNOR

جدول ۹-۱۲


A	B	$F = A \oplus B$
۰	۰	۱
۰	۱	۰
۱	۰	۰
۱	۱	۱

برای این که نشان دهیم متغیر A و متغیر B با یک دیگر XNOR شده‌اند، از رابطه منطقی زیر استفاده می‌کنیم:

$$F = \overline{A} \oplus B$$

$$F = \overline{AB} + AB$$

شکل ۹-۳۰ دروازه منطقی XNOR را با استفاده از دروازه‌های منطقی پایه‌ای نشان می‌دهد.



شکل ۹-۳۰ - ساختمان داخلی دروازه منطقی XNOR

۹-۴-۵ دروازه منطقی OR انحصاری یا XOR

این گیت زمانی در وضعیت یک منطقی قرار می‌گیرد که دو ورودی آن در سطح منطقی مشابه نباشند. نماد این دروازه منطقی در شکل ۹-۲۷ نشان داده شده است.



شکل ۹-۲۷ نماد دروازه منطقی XOR

جدول صحبت دروازه منطقی XOR را در جدول ۹-۱۱ مشاهده می‌کنید.

جدول ۹-۱۱


A	B	$F = A \oplus B$
۰	۰	۰
۰	۱	۱
۱	۰	۱
۱	۱	۰

برای این که نشان دهیم متغیر A و متغیر B با یکدیگر XOR شده‌اند، از رابطه منطقی زیر استفاده می‌کنیم:

$$F = A \oplus B$$



$$F = \overline{AB} + AB$$

شکل ۹-۲۸ مدار دروازه منطقی XOR را با استفاده از دروازه‌های منطقی پایه‌ای نشان می‌دهد.



شکل ۹-۲۸ ساختمان داخلی دروازه منطقی XOR


(Totem pole) TTL در دو نوع معمولی (TTL) و کلکتور باز (Open Collector) ساخته می شوند. از نظر نماد و یا شکل پایه های IC، هیچ فرقی بین این دو نوع وجود ندارد و معمولاً به جای هم نمی توانند به کار روند. برای مثال IC به شماره ۷۴۰۰ شامل ۴ دروازه منطقی NAND از نوع معمولی است و IC شماره ۷۴۰۳ نیز شامل ۴ دروازه منطقی NAND از نوع کلکتور باز است. شکل ظاهری IC ها در شکل ۹-۳۲ نشان داده شده است.



شکل ۹-۳۲

برای مشخص شدن این که دروازه های منطقی یک IC از کدام نوع است باید به کتاب های مرجع برای مثال TTL Data Book مراجعه شود.

در شکل ۹-۳۱ IC مربوط به دروازه منطقی XOR نشان داده شده است. این IC در بازار به فرآورانی یافت می شود.




شکل ۹-۳۱ - نمای داخلی IC با دروازه منطقی XOR

۵-۹ ساختمان داخلی دروازه های منطقی

همان طور که در ابتدای این فصل گفته شد به طور کلی یک دروازه منطقی، یک مدار الکترونیکی نسبتاً ساده است که با توجه به سطوح ولتاژ تعریف شده صفر یا یک منطقی که به ورودی آن اعمال می کنیم خروجی آن نیز دارای یک سطح ولتاژ تعریف شده صفر یا یک منطقی می شود. مدار الکترونیکی دروازه های منطقی از یک سری قطعات الکترونیک تشکیل می شود که مهم ترین آنها ترانزیستورها هستند. تقسیم بندی هایی که می توان برای دروازه های منطقی در نظر گرفت به نوع ترانزیستور و آرایش آنها در مدار های الکترونیکی بستگی دارد. بر این اساس یک سری تقسیم بندی هایی برای دروازه هایی منطقی در نظر می گیرند. دو نوع تقسیم بندی برای دروازه های منطقی که در عمل به صورت IC ساخته شده و متداول و حائز اهمیت است عبارتند از:

۹-۵-۱ IC های سری TTL (Transistor Transistor Logic)

در این نوع IC ها، دروازه های منطقی از ترانزیستورهای معمولی ساخته می شوند و IC های آن با پیش شماره ۷۴ شروع می شوند. ولتاژ کار این آی سی ها از ۴/۷۵ تا ۵/۲۵ ولت است.



شکل ۹-۳۳ خروجی دروازه های منطقی از نوع کلکتور باز می توان با یک دیگر AND سیمی کرده .



برای گیت های ترکیبی باید خروجی هر گیت را مشخص کنید و در نهایت تابع خروجی نهایی را به دست آورید .

هنگام تعویض یک IC که شامل دروازه های منطقی یا سایر عناصر الکترونیکی است، IC جایگزین حتماً باید مشابه IC موجود در مدار باشد .

توجه داشته باشید که همیشه

باید خروجی دروازه های منطقی از نوع کلکتور باز را با یک مقاومت $1k\Omega$ به V_{CC} + وصل کنید . از مزایای دروازه های منطقی از نوع کلکتور باز این است که می توان خروجی آن را به یکدیگر اتصال داد . در این صورت تمامی خروجی ها از نظر منطقی با یکدیگر AND می شوند . این نوع AND را AND سیمی می نامند .




۹-۵-۲ CMOS IC های با تکنولوژی

در این نوع IC ها ، دروازه های منطقی از ترانزیستورهای MOSFET ساخته شده اند . در داخل آن آی سی های مکمل (CMOS) هر دو نوع MOSFET با کانال P و N وجود دارد .

برای تشخیص پایه های آی سی باید از کاتالوگ یا کتاب اطلاعات آی سی استفاده کنید

شماره این نوع IC ها ، با پیش شماره ۴۰ شروع می شود . ولتاژ تغذیه این IC ها در محدوده ۱۵ تا ۳ ولت قرار دارد . در این IC ها ولتاژ را که به تغذیه IC وصل می کنیم همان ولتاژ سطح یک منطقی است . توان مصرفی این IC ها نسبت به IC های TTL به مراتب کمتر است . در شکل ۹-۳۴ یک نمونه IC از نوع CMOS نشان داده شده است .

در صورتی که در دروازه های منطقی معمولی مجاز به اتصال خروجی ها به یکدیگر نیستیم . در شکل ۹-۳۳ مزایای دروازه های منطقی از نوع کلکتور باز نشان داده شده است . توجه داشته باشد که در مدارهای شکل ۹-۳۳ الف و ب با وجود این که در شکل ب یک گیت AND را حذف کردیم . خروجی های الف و ب مشابه است . به عبارت دیگر در شکل ۹-۳۴ ب خروجی دو گیت NAND و OR با هم AND سیمی شده اند .



الف - دروازه های منطقی معمولی



در شکل ۹-۳۵

یک یا دو حرف انتهایی ، نوع بسته بندی را مشخص می کند که مفهومی به شرح زیر دارد :

J	DIP	سرامیکی
N	DIP	پلاستیکی
W		سرامیکی مسطح


مفهوم حروفی که بعد از شماره ۷۴ قرار می گیرد را در جدول ۹-۱۳ آورده ایم .

جدول ۹-۱۳

بدون حروف	نوع استاندارد	۷۴۰۴
H(High-speed)	سریع	۷۴H۰۴
L (Low Power)	کم مصرف	۷۴L۰۴
S (Schottky)	شاتکی	۷۴S۰۴
LS (Low Power Schottky)	کم مصرف شاتکی	۷۴LS۰۴
AS (Advanced Schottky)	شاتکی اصلاح شده	۷۴AS۰۴
ALS (Advanced Low Power Schottky)	کم مصرف شاتکی اصلاح شده	۷۴ALS۰۴

نکته مهم:

توجه داشته باشید که به خاطر سپردن اعداد و حروف مربوط به IC ضرورتی ندارد ، بلکه برای یافتن اطلاعات مربوط به آی سی باید بتوانید از برگه های اطلاعات Data sheet مشخصات IC را استخراج کنید.



شکل ۹-۳۴ یک نمونه IC شامل ۴ عدد دروازه منطقی

CMOS NAND از نوع

۹-۶ آزمایش شماره (۱)

زمان اجرا: ۲ ساعت آموزشی

۹-۶-۱ هدف های آزمایش : استفاده از راهنمای آی سی های سری COMS و TTL

۹-۶-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:

ردیف	تم و مختصات	تعداد / مقدار
۱	کتابچه راهنمای آی سی های COMS و TTL	از هر کدام یک جلد

۹-۶-۳ شرح خلاصه آزمایش :

اغلب آی سی هایی که برای آزمایش ها استفاده می کنیم از نوع TTL معمولی هستند. این آی سی ها به سری ۷۴ مشهورند زیرا دو رقم سمت چپ شماره سریال آن ها با شروع می شود .

برای شماره گذاری آی سی معمولاً حداقل تعداد ۹ حرف یا عدد می آید که هر یک مفهوم خاصی را دارد . دسته بندی اعداد و حروف به این ترتیب است که ابتدا دو عدد ، سپس دو حرف و در ادامه سه عدد و در نهایت یک یا دو حرف قرار می گیرد .

در شکل ۹-۳۵ مشخصات مربوط به شماره گذاری یک نمونه آی سی نشان داده شده است .

قدرت، زمان تاخیر(t_d)، حداکثر جریان ورودی ($I_{in\ max}$) و حداکثر جریان خروجی ($I_{out\ max}$) مربوط به دونوع آی سی سری TTL و CMOS را ملاحظه می کنید.

آی سی های سری TTL با ولتاژ تغذیه ۴/۷۵ تا ۵/۲۵ ولت کار می کنند. آی سی های سری CMOS با شماره سری ۴۰ شناخته می شوند و با ولتاژ ۱۵ تا ۳ ولت کار می کنند. در جدول ۹-۱۴ برخی از اطلاعات مانند ولتاژ تغذیه (V_{dd})،

جدول ۹-۱۴

Family	Type	V_{dd} (Volt)	V_{dd} (volt)	Power	t_d (ns)	$I_{in\ max}$	$I_{out\ max}$
TTL	7400	$5 \pm 5\%$	-	10mW	10	1.6mA	50mA
	74L00			1mW	33	180mA	10mA
	74H00			22mW	6	2mA	100mA
	74S00			19mW	3	2nA	100mA
CMOS	4011	3-15	-	0.01mW	25-50	10PA	1mA
		1.5-7.5	-1.5-7.5				

سوال ۱= شماره فنی آی سی را بنویسید.



سوال ۲= از شماره فنی آی سی چه اطلاعاتی را می توانید استخراج کنید؟ توضیح دهید.



سوال ۳= در داخل آی سی چند گیت وجود دارد؟



سوال ۴= گیت های داخل آی سی از چه نوع هستند؟ نام ببرید.



سوال ۵= شماره پایه‌ی مربوط VCC و GND کدام


با توجه به قسمتی از برگه‌ی اطلاعات که در شکل ۹-۳۶ آمده است، اطلاعات فنی خواسته شده در مورد آی سی ۷۴۰۰ را استخراج کنید.

DM74LS00 Quad 2-Input NAND Gate

• General Description

This device contains four independent gates each of which performs the logic NAND function.

• Connection Diagram



• Function Table

		$Y = AB$
Inputs		Output
A	B	Y
L	L	H
L	H	H
H	L	H
H	H	L

H = High Logic Level

L = Low Logic Level

شکل ۹-۳۶


است؟




سوال ۱۰- جریان خروجی در سطح ولتاژ کم (low level) چند میلی آمپر است؟

با توجه به قسمتی از برگه اطلاعات که در شکل ۹-۳۸-الف و ۹-۳۸-ب آمده است به سوال های زیر پاسخ دهید.

7404 Hex Inverters



شکل ۹-۳۸-الف قسمتی از برگه اطلاعات آی سی



شکل ۹-۳۸-ب قسمتی از برگه اطلاعات آی سی

سوال ۱۱- شماره فنی آی سی را بنویسید.


Absolute Maximum Ratings

Supply Voltage	7V
Input Voltage	7V
Operating Free Air Temperature Range	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Recommended Operating Conditions

Symbol	Parameter	Max	Units
V _{CC}	Supply Voltage	5.25	V
V _{IH}	High Level Input Voltage	2	V
V _{IL}	Low Level Input Voltage	0.8	V
I _{OH}	High Level Output Current	αα	mA
I _{OL}	Low Level Output Current	8	mA
T _A	Free Air Operating Temperature	70	°C

Physical Dimensions inches (millimeters)
unless otherwise noted



سوال ۹- مقدار ماکریم ولتاژ تغذیه آی سی چند ولت است؟

سوال ۱۰- درجه حرارت کار آی سی در چه محدوده‌ی

قرار دارد؟

سوال ۱۱- درجه حرارت ذخیره سازی آی سی در چه

محدوده‌ی قرار دارد؟

سوال ۱۲- ولتاژ ورودی در حالت سطح ولتاژ کم

(low level) چندولت است؟

را بنویسید.

سوال ۱۲- از شماره فنی آی سی چه اطلاعاتی قابل دسترسی است؟ توضیح دهید.



سوال ۱۳- مقدار و تراز تغذیه آی سی چند ولت است؟

سوال ۱۴- معادل این آی سی را در نوع TTL و نوع CMOS مشخص کنید.



با مراجعه به سایت ALLDATASHEET.COM مشخصات دو نمونه آی سی را پیدا کنید که در آن ها گیت های AND و OR باشد.



۹-۵ نتایج آزمایش
نتایج حاصل از آزمایش را به طور خلاصه در چند سطر بنویسید.



سوال ۱۵- در داخل آی سی چند گیت وجود دارد؟


گیت ها از چه نوعی هستند؟

سوال ۱۶- آی سی چند پایه دارد؟

سوال ۱۷- شماره پایه ای تغذیه V_{CC}+ و زمین آی سی کدام است؟ شماره پایه های خروجی و ورودی دو عدد از گیت ها را مشخص کنید.



نمونه دیگری از قسمتی از برگه اطلاعات مربوط به یک نمونه آی سی که از کتاب اطلاعات استخراج شده است را در شکل (CMOS cook book) ۹-۳۹ ملاحظه می کنید با توجه به این برگه اطلاعات، به سوالات پاسخ دهید.



Device is functionally equivalent to the 7404 (TTL) and 74C04 (CMOS) devices.

شکل ۹-۳۹

سوال ۱۸- شماره فنی آی سی را بنویسید.

سوال ۱۹- داخل آی سی چند گیت وجود دارد؟


سوال ۲۰- نوع گیت را بنویسید.

سوال ۲۱- پایه تغذیه V_{CC}+ و زمین (GND) آی سی

الف : به دست آوردن جدول صحت دروازه منطقی AND با استفاده از آی سی.

وسایل مورد نیاز را آماده کنید.
مدار شکل ۹-۴۰ را روی برد برد آزمایشگاهی بیندید.

توجه در صورتی که برد آماده در اختیار دارید از برد آماده استفاده نمایید.



شکل ۹-۴۰ مدار عملی دروازه منطقی AND

اگر منبع تغذیه موجود در آزمایشگاه دارای ولتاژ ۵ ولت ثابت است از آن برای تغذیه مدار استفاده کنید.
در صورتی که منبع تغذیه متغیر در اختیار دارید ابتدا ولتاژ منبع تغذیه را روی ۵ ولت تنظیم و سپس آن را به مدار اتصال دهید.

با قرار دادن کلیدهای S_1 و S_2 در حالات مختلف جدول

زمان اجرا: ۴ ساعت آموزشی

۹-۷-۱ هدف آزمایش:

الف : به دست آوردن جدول صحت دروازه های منطقی NOR، NOT، OR، AND
آی سی .

۹-۷-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:

ردیف	نام و مسخنات	تعداد/نحوه
۱	مولتی متر دیجیتالی یا عقریهای یک دستگاه	
۲	منبع تغذیه ۳۰-۰-۰ ولت ۱A یک دستگاه	
۳	۷۴۰۸ IC یک عدد	
۴	۷۴۳۲ IC یک عدد	
۵	۷۴۰۲ IC یک عدد	
۶	۷۴۰۰ IC یک عدد	
۷	۷۴۰۴ IC یک عدد	
۸	۷۴۸۶ IC یک عدد	
۹	بردبرد یا برد آزمایشگاهی یک قطعه	
۱۰	LED یک عدد	
۱۱	دیود نوردهنده ۱۰۰Ω مقاومت یک عدد	
۱۲	کلید دوراهه (از نوع مینیاتوری) دو عدد سیم های رابط کافی یک سری	
	ابزار عمومی کارگاه الکترونیک	


اگر کلید دو راهه در اختیار ندارید می توانید توسط یک تکه سیم، پایه آی سی را به زمین الکتریکی یا $+5$ ولت وصل کنید .

۹-۷-۳ مراحل اجرای آزمایش

۹-۱۵ را تکمیل کنید.

منطقی OR با استفاده از آی سی.

مدار شکل ۹-۴۱ را روی برد برد یا برد آزمایشگاهی بینید.



شکل ۹-۴۱ مدار عملی دروازه منطقی OR

منبع تغذیه را روی ۵ ولت تنظیم کنید و سپس آن را به IC اتصال دهید.

اگر منبع تغذیه موجود در آزمایشگاه دارای ولتاژ ۵ ولت ثابت است برای تغذیه IC از آن استفاده کنید.

با استفاده از کلیدهای S_1 و S_2 به ورودی یک از دروازه های منطقی OR، سیگنال های صفر و یک منطقی را اعمال کنید و وضعیت خروجی را در هر حالت مشاهده کنید و در جدول ۹-۱۶ درج نمایید.

جدول ۹-۱۶

A	B	وضعیت LED	مقدار ولتاژی که ولت متضمنان می دهد	$F = A + B$
۰	۰			۰
۰	۱			
۱	۰			
۱	۱			

سوال ۹-۲۳- خروجی دروازه منطقی OR که دارای دو

توجه داشته باشید که ولتاژ

خط تغذیه ICها (VCC) همان

سطح ولتاژ یک منطقی است و

ولتاژی که به پایه (زمین) (GND)

وصل می شود، صفر منطقی است.

اگر کلیدهای S_1 و S_2 در حالت

یک قرار گیرند ولتاژ ۵ ولت

(یک منطقی) را به ورودی دروازه

منطقی اعمال می کند و اگر در

حالت صفر قرار گیرند صفر ولت

یا صفر منطقی را به ورودی دروازه

منطقی اعمال می کند.



جدول ۹-۱۵

A	B	وضعیت LED	مقدار ولتاژی که ولت متضمنان می دهد	$F = AB$
۰	۰	خاموش		۰
۰	۱			
۱	۰			
۱	۱			

سوال ۹-۲۴- خروجی دروازه منطقی AND که دارای دو ورودی A و B می باشد ، در چه حالتی برابر یک منطقی است ؟



A	وضعیت تور LED	مقدار ولتاژی که ولتمنشان می‌دهد	$F = \bar{A}$
۰			
۱			

سوال ۹-۴۲ در یک گیت NOT آیا همواره سطح ولتاژ خروجی، نفی (NOT) سطح ورودی می‌باشد یا خیر؟

ورودی A و B می‌باشد در کدام حالت برابر با صفر منطقی است؟




ج: به دست آوردن جدول صحت دروازه منطقی NOT با استفاده از آی سی.

مدار شکل ۹-۴۲ را روی برد برد آزمایشگاهی بیندید.

د: به دست آوردن جدول صحت دروازه منطقی (گیت) NAND با استفاده از آی سی.


وسایل و قطعات مورد نیاز را آماده کنید.

مدار شکل ۹-۴۳ را که قبل از روی برد مدار چاپی ساخته شده است بررسی کنید.



شکل ۹-۴۳ مدار مربوط به دروازه منطقی NAND

اگر منبع تغذیه موجود در آزمایشگاه دارای ولتاژ ثابت ۵ ولت است از آن برای تغذیه IC استفاده کنید. در غیر این صورت ابتدا منبع تغذیه را روی ۵ ولت تنظیم و سپس آن را به مدار IC وصل کنید.



شکل ۹-۴۲ مدار عملی دروازه منطقی NOT

منبع تغذیه را روی ۵ ولت تنظیم و سپس آن را به IC اتصال دهید.

اگر منبع تغذیه موجود در آزمایشگاه دارای خروجی ۵ ولت ثابت است برای تغذیه IC از آن استفاده کنید.

با استفاده از یک کلید دو راهه، صفر و یک منطقی را به ورودی دروازه منطقی NOT بدهید.

در هر دو حالت وضعیت خروجی را در جدول ۹-۱۷ یادداشت کنید.

جدول ۹-۱۷

پایه VCC آی سی (IC 7402) اتصال دهد.

اگر منبع تغذیه موجود در آزمایشگاه دارای ولتاژ ثابت ۵ ولت است برای تغذیه IC، از این ولتاژ ثابت استفاده کنید.

با استفاده از کلیدهای S_1 و S_2 که به ورودی های یکی از دروازه های منطقی IC به شماره SN 7402 وصل شده اند، صفر و یک منطقی را مطابق جدول ۹-۱۹ به IC اعمال کنید.

وضعیت خروجی دروازه مورد نظر را مشاهده کنید و نتایج به دست آمده را در جدول ۹-۱۹ بنویسید.

با قرار دادن کلیدهای S_1 و S_2 در حالات مختلف،

جدول ۹-۱۸ را تکمیل کنید.

A	B	وضعیت LED	مقدار ولتاژی که ولت متنشان می دهد	$F = \overline{AB}$
۰	۰			
۰	۱			
۱	۰			
۱	۱			


سوال ۷۵= در چه شرایطی خروجی گیت NAND در سطح منطقی صفر قرار دارد.

جدول ۹-۱۹

A	B	وضعیت LED	مقدار ولتاژی که ولت متنشان می دهد	$F = \overline{A+B}$
۰	۰			
۰	۱			
۱	۰			
۱	۱			

سوال ۷۶= در چه شرایطی خروجی گیت NOR در سطح منطقی یک قرار می گیرد؟

ه: به دست آوردن جدول صحبت دروازه منطقی NOR با استفاده از آی سی مدار شکل ۹-۴۴ را که قبل از روی برد مدار چاپی ساخته شده است مورد بررسی قرار دهید.



شکل ۹-۴۴ مدار مربوط به دروازه منطقی NOR

منبع تغذیه را روی ۵ ولت تنظیم کنید و سپس آن را به


و: به دست آوردن جدول صحبت دروازه منطقی XOR با استفاده از آی سی

مدار شکل ۹-۴۵ را که قبل از روی برد مدار چاپی ساخته شده است مورد بررسی قرار دهید.

۹-۷-۴ نتایج آزمایش

نتایج جاصل از این آزمایش ها را به طور خلاصه بیان کنید.

 الف -	
ب -	
ج -	
د -	
ه -	
و -	



شکل ۹-۴۵ مدار مربوط به دروازه منطقی XOR

منبع تغذیه را روی ۵ ولت تنظیم کنید و سپس آن را به پایه VCC آی سی (IC7486) اتصال دهید.

اگر منبع تغذیه موجود در آزمایشگاه دارای تغذیه ثابت ۵ ولت است از آن برای تغذیه IC استفاده کنید.

با استفاده از کلیدهای S₁ و S₂، به ورودی یکی از دروازه های منطقی XOR مطابق جدول ۹-۲۰ صفر و یک منطقی را اعمال کنید.

وضعيت خروجی را در حالات مختلف مشاهده کنید و نتایج را در جدول ۹-۲۰ بنویسید.

جدول ۹-۲۰


A	B	وضعیت LED نور	مقدار ولتاژی که ولت متراشان می‌دهد	$F = A \oplus B$
۰	۰			
۰	۱			
۱	۰			
۱	۱			

آزمون پایانی فصل (۹-۱)



دروازه های منطقی

- الف) همه ورودی های آن صفر باشند.
- ب) حداقل یکی از ورودی های آن صفر باشد.
- ج) همه ورودی های آن یک باشند.
- د) حداقل یکی از ورودی های آن یک باشد.
- ۶- خروجی دروازه منطقی NOR، در کدام حالت در وضعیت یک منطقی قرار می گیرد؟
- الف) حداقل یکی از ورودی های آن یک باشند.
- ب) حداقل یکی از ورودی های آن صفر باشد.
- ج) همه ورودی های آن یک باشد.
- ج) همه ورودی های آن صفر باشد.
- ۷- در کدام حالت خروجی دروازه منطقی XOR برابر با یک می شود؟
- الف) دو ورودی آن در یک سطح منطقی نباشد.
- ب) دو ورودی آن در یک سطح منطقی باشد.
- ج) همه ورودی های آن یک باشد.
- د) همه ورودی های آن صفر باشد.
- ۸- در شکل ۹-۴۶ رابطه منطقی F کدام است؟
- الف) $A \oplus B$
- ب) $\overline{A} \oplus B$
- ج) $A \oplus \overline{B}$



شکل ۹-۴۶

- ۹- سطح ولتاژ یک منطقی در خروجی دروازه های منطقی بیش تر در کدام محدوده قرار نمی گیرد؟
- الف) ۴ تا ۵ ولت
- ب) ۳ تا ۴ ولت
- ج) ۲ تا ۳ ولت
- د) ۱ تا ۲ ولت

۱- در یک دروازه منطقی اگر همه ورودی ها یک باشند خروجی آن دروازه منطقی نیز برابر با یک منطقی می شود این دروازه منطقی کدام است؟

- الف) AND
- ب) OR
- ج) NOT
- د) مورد الف و ب

۲- خروجی یک دروازه منطقی OR که دارای دو ورودی A و B است در کدام حالت برابر با صفر منطقی است؟

- الف) حداقل یکی از ورودی های آن برابر یک باشد.
- ب) همه ورودی های آن برابر یک باشند.
- ج) همه ورودی های آن صفر باشند.
- د) حداقل یکی از ورودی های آن صفر باشد.

۳- در رابطه منطقی $F = A + B$ ، در کدام حالت $F = 1$ می شود؟

- الف) $A = 0, B = 1$
- ب) $A = 1, B = 0$
- ج) $A = 1, B = 1$
- د) $A = 0, B = 0$

۴- در رابطه منطقی $F = AB$ ، در کدام حالت $F = 1$ می شود؟

- الف) $A = 1, B = 0$
- ب) $A = 0, B = 0$
- ج) $A = 0, B = 1$
- د) $A = 1, B = 1$

۵- خروجی دروازه منطقی NAND هنگامی در وضعیت یک منطقی قرار می گیرد که:

۱۷- نماد و مدار کلیدی دروازه منطقی NOT رارسم کنید.

۱۰- هنگام کار با IC های دروازه های منطقی با تکنولوژی CMOS چه نکاتی را باید مورد توجه قرار داد ؟

۱۸- رابطه منطقی که نشان می دهد دو متغیر A و B با یکدیگر NAND شده اند را بنویسید.

۱۱- محدود تغذیه IC های با تکنولوژی CMOS کدام گزینه است ؟

الف) ۴/۷۵-۵/۲۵ V ب) ۳-۱۵ V

ج) ۵-۱۰ V د) ۵-۱۵ V

۱۹- فرق دروازه های منطقی معمولی با دروازه های منطقی کلکتور باز (Open Collector) را شرح دهید .

۱۲- فرق سیستم دیجیتال و آنالوگ را با ذکر مثال توضیح دهید .

۲۰- موارد کاربرد دروازه های منطقی کلکتور باز را نام ببرید .

۱۳- فرق صفر و یک منطقی با صفر و یک جبری را شرح دهید .

۲۱- آی های سری TTL در کدام محدوده ولتاژ کارمی کنند ؟

۱۴- نماد دروازه های منطقی پایه را همراه با جدول صحت آنها رسم کنید .

۲۲- آی های سری TTL و CMOS هر کدام با چه پیش شماره ای شروع می شود ؟

۱۵- دروازه های منطقی NOR و NAND از کدام دروازه های منطقی پایه تشکیل شده اند ؟ بارسم شکل نشان دهید .

۲۳- تابع منطقی OR انحصاری به صورت $F = \overline{A} \overline{B} + AB$ است. صحیح غلط

۱۶- فرق دروازه منطقی OR با OR انحصاری را شرح دهید .

قسمت دوم

۵- اگر هر دو کلید A و B بسته باشند دیود نوردهنده روشن شود.

به جای مطرح کردن بندهای دو تا پنج می توانیم صورت مسئله را به صورت جدول ۹-۲۱ بیان کنیم.

جدول ۹-۲۱

وضعیت کلید A	وضعیت کلید B	وضعیت نور دیود LED
باز	باز	روشن
باز	بسته	روشن
بسته	باز	خاموش
بسته	بسته	روشن

اگر روشن بودن دیود نوردهنده را یک منطقی و خاموش بودن آن را صفر منطقی در نظر بگیریم و باز بودن کلید را صفر منطقی و بسته بودن آن را یک منطقی بنامیم جدول ۹-۲۲ به صورت جدول ۹-۲۲ در می آید.

جدول ۹-۲۲

A	B	F
۰	۰	۱
۰	۱	۱
۱	۰	۰
۱	۱	۱

جدول صحت مسئله فوق را می توان به صورت یک عبارت جبری در آورد. عبارت جبری را برای حالاتی از ورودی ها می نویسند که خروجی سیستم برابر یک می شود،

جدول ۹-۲۳

A	B	F
۰	۰	۱
۰	۱	۱
۱	۰	۰
۱	۱	۱

جدول ۹-۲۳

$$\begin{aligned} \leftarrow \bar{A}\bar{B} = 1 \\ \leftarrow \bar{A}B = 1 \\ \leftarrow AB = 1 \end{aligned}$$

$$F = \bar{A}\bar{B} + \bar{A}B + AB$$

جمله سوم جمله دوم جمله اول خروجی مدار مورد نظر

این عبارت خروجی را تابع بول و قوانین حاکم بر آن را جبر بول می نامند.

قبل از شروع قسمت دوم فصل ۹ به سوالات پیش آزمون ۹-۲ پاسخ دهید.

۹-۸ جبر بول و ساده سازی توابع


۹-۸-۱ ساده سازی توابع بول با استفاده از جبر بول:

به کمک دروازه های منطقی می توانیم مدارهای طراحی کنیم که بتوانند یک کار خاص را انجام دهند، شکل ۹-۴۷.



شکل ۹-۴۷ کاربرد جبر بول

فرض کنید می خواهیم با استفاده از دروازه های منطقی مداری طرح کنیم که دارای مشخصات زیر باشد:
۱- دو کلید در ورودی و یک خروجی متصل به یک دیود نوردهنده (LED) داشته باشد، شکل ۹-۴۸



شکل ۹-۴۸ طرح مدار منطقی و نحوه ارتباط ورودی ها و خروجی آن

۲- اگر هر دو کلید A و B باز یعنی A=۰ و B=۰ باشد دیود نوردهنده روشن شود.

۳- اگر کلید A باز و کلید B بسته باشند یعنی A=۱ و B=۱ باشد دیود نوردهنده روشن شود.


۴- اگر کلید A بسته و کلید B باز یعنی A=۱ و B=۰ باشد دیود نوردهنده خاموش شود.

جدول ۹-۲۵

A	B	F
0	0	1
0	1	0
1	0	0
1	1	1

$$F = AB + \bar{A}\bar{B}$$

مدار شکل ۹-۴۹ مداری است که از گیت‌های AND و NOT تشکیل شده است و خروجی آن همان تابع مورد نظر است.



شکل ۹-۴۹ مدار منطقی مربوط به تابع

به سادگی می‌توانیم با استفاده از یک جدول صحبت مشخص، رابطه منطقی یا بولی آن جدول را استخراج کنیم.


مثال ۱: رابطه منطقی جدول صحبت ۹-۲۴ با توجه به خروجی‌های $F=1$ را بنویسید.

حل :

$$F = \bar{A}B + A\bar{B}$$

جدول ۹-۲۴

A	B	F
0	0	0
0	1	1
1	0	1
1	1	0



همچنین در صورتی که یک رابطه منطقی یا بولی داشته باشیم، می‌توانیم جدول صحبت مربوط به آن رابطه را رسم کنیم.

مثال ۲: جدول صحبت رابطه منطقی $F = \bar{A}\bar{B} + AB$ را بنویسید.

با توجه به رابطه منطقی F جدول صحبت تابع به صورت جدول ۹-۲۵ است.

یادآوری

مفهوم رابطه منطقی $F = \bar{A}\bar{B} + AB$
این است که هنگامی $F = 1$ است که هنگامی $AB = 1$ باشد در غیر این
خروجی سیستم است) است که مساوی یک می‌شود که $A = 0$ و
 $B = 1$ باشد و همچنین $AB = 0$ هنگامی
صورت $F = 0$ است و $\bar{A}\bar{B} = 1$
مساوی یک می‌شود که $A = 1$ و
 $B = 0$ باشد و همچنین $AB = 1$ هنگامی
مساوی یک می‌شود که $A = 1$ و
 $B = 1$ شود، شکل ۹-۵۰.

برای نوشتن یک رابطه منطقی ، ابتدا سعی می کنیم تا حد ممکن تابع را ساده کنیم (البته ممکن است تابع ساده نشود) سپس اقدام به طراحی آن می کنیم تا هنگام طراحی و ساخت از دروازه های منطقی کمتری استفاده شود. در حقیقت تابع ساده شده با تابع ساده نشده از نظر منطقی معادل است.


۹-۸-۲ قوانین جبر بول

به کمک پاره ای از قوانین حاکم بر جبر بول می توانیم تابع را ساده کنیم .

در ذیل این قوانین مورد بررسی قرار می گیرند :

قانون ۱ $A+0=A$


هر تابعی اگر با صفر OR شود ، حاصل همان تابع خواهد بود، شکل ۹-۵۱.



$$A+0=1$$





قانون ۲ $A+1=1$

هر تابعی اگر با یک منطقی OR شود ، حاصل همان یک منطقی است، شکل ۹-۵۲.



قانون ۳ $A+A=A$

هر تابعی با خودش OR شود ، حاصل همان تابع خواهد بود، شکل ۹-۵۳.



لامپ در حالت روشن

شکل ۹-۵۰-۹- خروجی تابع $F = \overline{AB} + AB$ هنگامی یک است که $A=B=1$ یا $A=B=0$ باشد .

تمرین کلاسی ۱




جدول صحبت مربوط به رابطه منطقی $F = \overline{AB} + A\bar{B} + AB$ رارسم کنید .


A.0=0

قانون ۶

هر تابعی با صفر منطقی AND شود، حاصل صفر خواهد بود شکل ۹-۵۶



شکل ۹-۵۶ مدار کلیدی A.0=0



شکل ۹-۵۳ مدار کلیدی A+A=A

AA=A


قانون ۷

هر تابعی با خودش AND شود، حاصل همان تابع خواهد بود

A \bar{A} =0

قانون ۸

هر تابعی با NOT خود AND شود، حاصل صفر است، شکل ۹-۵۷



شکل ۹-۵۷ مدار کلیدی A · A-bar = 0

قوانين دیگری نیز وجود دارند که مشابه قوانین ریاضی هستند و به طور خلاصه عبارتند از:

$A(B+C)=AB+AC$

قانون ۹

توزيع پذیری معادل فاکتور گیری در ریاضی

$AB+C=(A+C)(B+C)$

قانون ۱۰ توزیع پذیری

$A+B=A\bar{B}$

قضایای

$\overline{AB}=\overline{A}+\overline{B}$


دمورغان

اساس ساده سازی توابع جبر بول، فاکتور گیری و حذف متغیر هاست.

$A+\bar{A}=1$

قانون ۴

چنان چه تابعی با خود NOT شود، حاصل یک منطقی است، شکل ۹-۵۴




شکل ۹-۵۴ مدار کلیدی A+A-bar=1

$A \cdot 1=A$

قانون ۵

هر تابعی با یک AND شود، حاصل همان تابع خواهد بود، شکل ۹-۵۵



شکل ۹-۵۵ مدار کلیدی A · 1 = A

تمرین کلاسی ۳

تابع خروجی مربوط به جدول ۹-۲۶ را بنویسید و آن را ساده نمایید.

جدول ۹-۶۲

A	B	F
۰	۰	۱
۰	۱	۱
۱	۰	۰
۱	۱	۱



الف - مدار ساده نشده

مثال ۳: تابع $F = \overline{AB} + \overline{A}\overline{B}$ را ساده کنید.


ابتدا از \overline{A} که در هر دو جمله مشترک است فاکتور می‌گیریم.

$$F = \overline{A}(\overline{B} + B)$$

$$\overline{B} + B = 1$$

$$F = \overline{A}$$

در شکل ۹-۵۸ تابع ساده نشده و ساده شده رسم شده اند.



الف - مدار ساده نشده

ب - مدار ساده شده

شکل ۹-۵۸ مدار الف و ب از نظر منطقی معادل یکدیگرند علامت \equiv به معنی هم ارز بودن دو مدار از نظر منطقی است.

شرح حال دانشمندان

جورج بول ۱۸۱۵-۱۸۶۴ م

جورج بول از پدری کفاس و مادری خدمتکار در انگلستان به دنیا آمد. به منظور حمایت از خانواده و به دلیل مشکلات مالی، خیلی زود تحصیلات ابتدایی را ترک کرد. در سال های جوانی از طریق معلمی امرار معاش می کرد و در سال ۱۸۳۴ مدرسه ای را بنیان گذاشت. به تنهایی مطالعات ریاضیات پیشرفت را دنبال کرد و به واسطه ای انتشار مقالاتی در این زمینه به شهرت جهانی دست یافت. اولین مدل اول طلای ریاضیات را از انجمن سلطنتی لندن در سال ۱۸۴۴ دریافت کرد و به عنوان اولین پروفسور ریاضیات در کالج کوئین منصوب شد. او همچنین لقب پدر منطق نمادین و بنیانگذار ریاضیات محض را از آن خود ساخت.

برای کسب اطلاعات بیشتر در مورد زندگی نامه و فعالیت های این دانشمند، می توانید از طریق درج نام وی در یکی از موتورهای جستجو مانند Yahoo یا google اقدام کنید.

تمرین کلاسی ۲



تابع $F = AB + \overline{A}\overline{B}$ را به کمک روابط جبر بول ساده کنید.



عبارتی مربوط به \bar{A} هستند و نیز سلول های مربوط به متغیر \bar{B} مشخص شده است.


\bar{A}	A
\bar{B}	
B	

شکل ۹-۶۰ سلول های مربوط به متغیرهای A و B در شکل ۹-۶۱ تابع منطقی مربوط به هر سطر جدول صحت در سلول مربوط به آن سطر نوشته شده است. توجه داشته باشید که ردیف بالا به A و \bar{A} و ستون سمت چپ به \bar{B} و B اختصاص دارد.

\bar{A}	A
\bar{B}	$\bar{A}\bar{B}$
B	\bar{AB}

شکل ۹-۶۱ جدول کارنوی دو متغیره

می توان جای هر ردیف از جدول صحت را در نقشه کارنو به صورت شکل ۹-۶۲ نیز نمایش داد.



شکل ۹-۶۲ فرم تغییر یافته جدول صحت

۹-۸-۳ ساده سازی توابع با استفاده از جدول کارنو
جدول کارنو شکل تغییر یافته ای جدول صحت است
که به وسیله آن می توان ساده ترین حالت توابع منطقی را به دست آورد.

جدول کارنو دو متغیره


با داشتن دو متغیر در جدول صحت $= 2^2 = 4$ حالت خواهیم داشت برای دو متغیر A و B جدول صحت به صورت جدول ۹-۲۷ در می آید.

جدول ۹-۲۷

عدد معادل دسی مال هرسطر	A	B	تابع منطقی هر سطر
.	.	.	\bar{AB}
۱	۰	۱	\bar{AB}
۲	۱	۰	$A\bar{B}$
۳	۱	۱	AB

در جدول کارنو چهار سلول وجود دارد. از این چهار سلول تعداد دو سلول به متغیر A و تعداد دو سلول به متغیر B اختصاص داده شده است.


لذا جدول کارنوی دو متغیره مانند شکل ۹-۵۹ است.



شکل ۹-۵۹ جدول کارنوی دو متغیره

همان طور که مشاهده می شود متغیرهای A و B در یک سلول مشترک هستند.

در شکل ۹-۶۰ سلول هایی که به متغیر A تعلق ندارند به



ب : سلول غیر مجاور

الف : سلول مجاور


شکل ۹-۶۵ سلول های مجاور و غیر مجاور

همان طور که مشاهده می شود سلول های کنار هم (غیر قطعی) مجاور هستند و سلول های واقع در قطر مجاور نیستند.

*نمایش تابع در جدول کارنو

یکی از کاربردهای جدول کارنو ساده سازی توابع جبر بول می باشد. برای این منظور ابتدا تابع جبر بول را در جدول کارنو نمایش می دهیم و سپس آن تابع را ساده می کنیم .
مثال ۴: $F = \bar{A}\bar{B} + AB + \bar{A}B$ را در جدول کارنو نمایش دهید .


حل : تابع دارای دو متغیر A و B است لذا نمایش هر عبارت از تابع در جدول کارنو به صورت شکل ۹-۶۶ در می آید .



شکل ۹-۶۶ نمایش تابع جبر بول در جدول کارنو

با استفاده از جدول کارنو می توانیم عبارت های مربوط به خانه هایی که در آن ها عدد یک قرار داد را بنویسیم مجموع این عبارت ها تابع موردنظر است.

با توجه به شکل ۹-۶۲ می توان فرم دیگری را برای نمایش جای سلول های متعلق به متغیر های A و B در جدول کارنو انتخاب نمود، شکل ۹-۶۳.



شکل ۹-۶۳ نمایش جای سلول های متعلق به متغیر های A و B عدد مربوط به هر سلول و تابع منطقی آن را می توان مانند شکل ۹-۶۴ نمایش داد.

A	*	*
B	*	*
*	*	*

شکل ۹-۶۴ نمایش عدد مربوط به هر سلول در جدول کارنو

*سلول های مجاور


سلول هایی را مجاور گویند که وقتی تابع مربوط به آن سلول ها نوشته شوند، فقط در یکی از متغیرها (مانند AB و AC) یا یکی از حالت های متغیر (مانند AB، $\bar{A}B$ ، $A\bar{B}$) با هم تفاوت داشته باشند و سایر قسمت ها مشابه باشند. در شکل ۹-۶۵-الف دو سلول مجاور و در شکل ۹-۶۵-ب دو سلول غیر مجاور نشان داده شده است .

تمرین کلاسی ۴:



تابع $F = AB + \bar{A}\bar{B} + \bar{A}\bar{B}$ را در جدول کارنو نمایش دهید.

مرحله سوم: نوشتن ساده ترین فرم تابع برای این منظور برای هر دو سلول مجاور از یک متغیر (حرف) استفاده می کنیم، شکل ۹-۶۹.



شکل ۹-۶۹ $F = \bar{A}\bar{B} + \bar{A}B$

تمرین کلاسی ۵:



تابع $F = AB + \bar{A}\bar{B} + AB$ را با استفاده از جدول کارنو ساده کنید.


ساده نمودن تابع توسط جدول کارنو

پس از نمایش تابع در جدول کارنو، ابتدا سلول های مجاور را پیدا می کنیم، سپس برای هر دو سلول مجاور از یک متغیر (حرف) و برای هر سلول غیر مجاور از دو متغیر (دو حرف) استفاده می کنیم.

مثال ۵: تابع F را توسط جدول کارنو ساده کنید.
 $F = \bar{A}\bar{B} + A\bar{B} + \bar{A}\bar{B}$


حل :

مرحله اول: نمایش تابع در جدول کارنو، شکل ۹-۶۷.



شکل ۹-۶۷

مرحله دوم: انتخاب سلول های مجاور، شکل ۹-۶۸



شکل ۹-۶۸

توجه داشته باشید که جدول کارنو شیوه جدید ساده سازی را ارائه نمی دهد بلکه فقط جملاتی را که می توان از آن ها فاکتور گرفت برای ما مرتب می کند.



شرح حال دانشمندان

موریس کارنو

متولد ۱۴ اکتبر ۱۹۲۴ در شهر نیویورک، فیزیکدان آمریکایی که نقشه کارنوی او در جبر بول مشهور است. او مطالعات خود را با فیزیک و ریاضیات در کالج شهر نیویورک آغاز کرد. پس از رفتن به دانشگاه بیل در سال ۱۹۴۶، موفق به کسب درجه دکترا در رشته فیزیک در سال ۱۹۵۲ شد.

کارنو در آزمایشگاه های بل، جدول کارنو، کد گذاری PCM و نیز کد گذاری مدارهای مغناطیسی را گسترش داد. کارنو در سال ۱۹۷۶ به عنوان رئیس انجمن IEEE (انجمن بین المللی استانداردهای مهندسی الکترونیک) انتخاب شد. برای کسب اطلاعات بیشتر در مورد زندگی نامه و فعالیت های این دانشمند می توانید از طریق درج نام وی در یکی از موتورهای جستجو مانند Yahoo یا google اقدام

جدول کارنو برای توابع سه متغیره باید دارای ۸ خانه باشد به عبارت دیگر سه متغیر می توانند هشت حالت مختلف به خود بگیرند ($2^3=8$) ، جدول ۹-۲۸ جدول کارنو را برای سه متغیر (A,B,C) نشان می دهد اگر به جدول کارنو خوب دقت کنید مشاهده می کنید که از هر خانه به خانه مجاور در جهت افقی یا عمودی فقط یکی از متغیرهای جمله ها تغییر می کند .

جدول ۹-۲۸

A	B	C	0	0	0	1	1	1	1	0
			0	$\bar{A}\bar{B}\bar{C}$	$\bar{A}BC$	$A\bar{B}\bar{C}$	ABC	$A\bar{B}C$	$\bar{A}\bar{B}C$	
			1	$\bar{A}BC$	$\bar{A}B\bar{C}$	$A\bar{B}C$	ABC	$A\bar{B}\bar{C}$	$\bar{A}\bar{B}\bar{C}$	

می توانیم توابع با ۳ متغیر، ۴ متغیر و ... را نیز توسط جدول کارنو ساده نماییم . ساده سازی این جداول از بحث ما خارج کنید .

انگیزه و تفکر

یاد گیری بدون انگیزه و تفکر مانع کشف و بروز استعداد خلاقیت و نوآوری در فرآگیران می شود.



۶- تابع ساده شده مربوط به جدول کارنوی ۹-۲۹ را

جدول ۹-۲۹	
A	B
۱	۱
۱	
	۱

بنویسید.

$$F = \dots$$

۷- تابع ساده شده مربوط به جدول کارنوی ۹-۳۰ را بنویسید.

جدول ۹-۳۰	
A	B
.	۱
۱	
	۱

$$F = \dots$$

۸- جدول صحت مربوط به رابطه منطقی $F = AB + AB$

را بنویسید.



۹- مدار منطقی مربوط به تابع $F = AB + AB$ را به کمک گیت های NOT، OR و AND رسم کنید.



۱۰- جدول کارنو برای تابع سه متغیره دارای ۸ خانه

است. صحیح غلط

۱۱- چنان چه تابعی با NOT خود OR شود، حاصل (صفر یک) منطقی خواهد بود.

آزمون پایانی ۲-۱ چپر بول و جدول کارنو



۱- توابع زیر را به کمک روابط چپر بول ساده کنید.

$$F = \bar{A}\bar{B} + \bar{A}B + A\bar{B}$$

$$F = A\bar{B}\bar{C} + ABC + A\bar{B}\bar{C} + A\bar{B}C + \bar{A}\bar{B}$$

$$F = \bar{A}\bar{B}\bar{C} + \bar{A}\bar{B}\bar{C} + ABC + A\bar{B}C + \bar{A}C$$



۲- توابع زیر را به کمک جدول کارنو ساده کنید.

$$F = \bar{A}\bar{B} + \bar{A}B$$

$$F = AB + \bar{A}B$$



۳- جدول کارنوی مربوط به رابطه منطقی $F = \bar{A}B + A\bar{B} + AB$ را به همراه جدول صحت تابع رسم کنید و در نهایت تابع را ساده کنید.



۴- ساده شده تابع $\bar{A}\bar{B} + AB + \bar{A}B$ کدام است؟

الف: $A + \bar{B}$

ب: $\bar{A} + B$

ج: $A + B$

د: $\bar{A} + \bar{B}$

۵- تابع زیر را به کمک جدول کارنو ساده کنید؟

$$F = \bar{A}\bar{B} + A\bar{B} + \bar{A}B$$



قبل از شروع قسمت سوم فصل (۹) به سوالات
پیش آزمون ۳-۹ پاسخ دهید.

قسمت سوم

۹-۹ سیستم های اعداد

۹-۹ اعداد باینری : اعدادی که ما روزانه با آن ها سروکار داریم از ده عدد نماد $0, 1, 2, 3, 4, 5, 6, 7, 8, 9$ تشکیل شده اند . برای شمارش از صفر تا نه از این نمادها به طور مستقیم استفاده می کنیم. برای اعداد بزرگ تراز نه نمادهای اعداد را با قواعد خاصی با هم ترکیب می کنیم مثلاً برای عدد ۱۳ از نماد ۱ و ۳ به صورت ۱۳ استفاده می کنیم .

۰	صفر
۱	یک
۱۰	دو
۱۱	سه
۱۰۰	چهار
۱۰۱	پنج
۱۱۰	شش
۱۱۱	هفت
۱۰۰۰	هشت

صفرها و یکها همانند اعداد اعشاری ، دارای ارزش

مکانی هستند ، مثلاً در سیستم اعشاری یا دهدھی که عدد 4^3 نمایش داده شده است، چون 3 در مکان اول قرار دارد دارای ارزش مکانی $= 3 \times 10^3$ و عدد 4 که در مکان دوم قرار دارد دارای ارزش مکانی $= 4 \times 10^1$ است، جدول ۹-۳۳

جدول ۹-۳۳


۴	۳
$\overbrace{4 \times 10^1}^{= 40}$	$\overbrace{3 \times 10^0}^{= 3}$
ارزش مکانی ۴۰	ارزش مکانی ۳

در مورد اعداد باینری نیز رقم اول (از سمت راست به چپ) دارای ارزش $= 1 \times 2^0$ و رقم دوم دارای ارزش مکانی $= 2 \times 1 = 2$ و رقم سوم اگر یک باشد دارای ارزش مکانی $= 4 \times 1 = 4$ است، جدول ۹-۳۴

جدول ۹-۳۴

۱	۱
$\overbrace{1 \times 2^1}^{= 2}$	$\overbrace{1 \times 2^0}^{= 1}$
ارزش مکانی ۲	ارزش مکانی ۱

جدول ۹-۳۴



نوشتن اعداد با تعداد نمادهای کم تر یا بیش تراز ده نیز به شرط این که تعداد نمادها دو و بیشتر از دو باشد امکان پذیر است .

بنابراین با دو عدد نماد ۰ و ۱ نیز می توان اعداد را نوشت. به این سیستم اعداد که در آن از دو نماد استفاده شده است سیستم دودویی یا باینری می گویند. در این سیستم برای نمایش عدد صفر از نماد ۰ و برای نمایش ۱ از نماد ۱ و برای نمایش اعداد بزرگ تراز یک از ترکیب ۰ و ۱ طبق قواعد خاصی استفاده می کنیم . به عنوان مثال اعداد از صفر تا هشت به صورت جدول ۹-۳۲ نوشته می شوند .

تمرین کلاسی ۶:

عدد ۸۷ را به عدد باینری تبدیل کنید.



مثال ۶: عدد باینری (۱۱۰۱) معادل چه عددی در

سیستم اعشاری است؟

حل : مطابق جدول ۹-۳۵ ارزش مکانی هر رقم را مشخص می کنیم .

جدول ۹-۳۵

	$1 \times 2^0 = 1$ $0 \times 2^1 = 0$ $1 \times 2^2 = 4$ $1 \times 2^3 = 8$ مجموع ۱۳
	معادل عدد ۱۳ در سیستم باینری، ۱۱۰۱ است

نکته مهم :

در اعداد باینری مثلاً (۱۱۰۱)

بیت اول از سمت راست کم ارزش ترین بیت است و آخرین بیت در سمت چپ با ارزش ترین بیت است توجه داشته باشید که ارزش ارقام دقیقاً مشابه سیستم اعشاری است .



کم ارزش ترین $\overset{1101}{\leftarrow}$ با ارزش ترین

۹-۹-۳ تبدیل اعداد باینری به اعداد اعشاری (دهدھی):

در اعداد باینری (سیستم دودویی) اعداد به کار رفته ۰ و ۱ هستند . در این سیستم هر عدد متناسب با مکانی که در آن قرار می گیرد (یا موقعیت رقم) ارزش خاصی پیدا می کند به عنوان مثال عدد باینری ۱۰۰۱۱ ، دارای ارزش مکانی و ضرایب به صورت زیر است:

$$1 = 1 \times 2^0 + 0 \times 2^1 + 0 \times 2^2 + 1 \times 2^3 + 1 \times 2^4$$

$$(10011)_2 = 16 + 0 + 0 + 2 + 1 = (19)_1$$


سیستم های اعداد که در کامپیوتر یا ماشین های محاسب به کار می روند باینری هستند. در اعداد باینری ، به هر یک از صفر ها یا یک ها یک بیت (Bit) می گویند .

۹-۹-۴ یک عدد سه بیتی است

۹-۹-۲ تبدیل اعداد اعشاری به اعداد باینری:

یکی از روش های تبدیل اعداد اعشاری به اعداد باینری استفاده از روش تقسیم های متوالی است . در این روش عدد اعشاری را متوالاً بر دو تقسیم می کنیم و این تقسیمات را آن قدر ادامه می دهیم تا آخرین خارج قسمت یک شود سپس در سمت چپ، آخرین خارج قسمت را می نویسیم و به ترتیب باقی مانده های به دست آمده را در جلوی آن قرار می دهیم .

مثال ۷: عدد اعشاری ۱۲۵ را به عدد باینری تبدیل کنید



تمرین کلاسی ۷:



عدد باینری (۱۱۰۰۱) را به مبنای اعشاری

تبدیل کنید.



ویژه‌ی دانش آموزان علاقه‌مند:

۹-۴ سیستم‌های دیگر اعداد

سیستم‌های اعداد اکتال و هگزادسی مال نیز وجود دارند که این جا به طور مختصر به شرح آن می‌پردازیم، در سیستم اکتال مبنای عدد دویسی عدد ۸ است و دارای ۸ علامت (۰،۱،۲،۳،۴،۵،۶،۷) است. سیستم هگزادسی مال نیز مساوی ۱۶ تعریف می‌شود و در آن ۱۶ علامت (A,B,C,D,E,F) استفاده می‌کنیم. مثلاً عدد ۱۰ را سیستم برای نمایش اعداد بزرگتر از ۹ و کمتر از ۱۶ از علامت‌های (F,E,D,C,B,A) استفاده می‌کنیم، چون یک عدد دو رقمی است که هم صفر و هم یک دارد و با صفر و یک اصلی اشتباه می‌شود. به همین دلیل از حروف به شرح زیر استفاده می‌کنیم A=۱۰، B=۱۱، C=۱۲، D=۱۳، E=۱۴، F=۱۵ در جدول ۹-۳۷ سه سیستم اکتال، هگزادسی مال و اعشاری با یکدیگر مقایسه شده‌اند. **جدول ۹-۳۷**

اعشاری (۱۰)	اکتال (۸)	هگزادسی مال (۱۶)
۰	۰	۰
۱	۱	۱
۲	۲	۲
۳	۳	۳
۴	۴	۴
۵	۵	۵
۶	۶	۶
۷	۷	۷
۸	۱۰	۸
۹	۱۱	۹
۱۰	۱۲	A
۱۱	۱۳	B
۱۲	۱۴	C
۱۳	۱۵	D
۱۴	۱۶	E
۱۵	۱۷	F

جدول ۹-۳۶

باینری	اعشاری
۰	۰
۱	۱
۱۰	۲
۱۱	۳
۱۰۰	۴
۱۰۱	۵
۱۱۰	۶
۱۱۱	۷
۱۰۰۰	۸
۱۰۰۱	۹
۱۰۱۰	۱۰
۱۰۱۱	۱۱
۱۱۰۰	۱۲
۱۱۰۱	۱۳
۱۱۱۰	۱۴
۱۱۱۱	۱۵

در جدول ۹-۳۶ معادل باینری اعداد اعشاری ۰ تا ۱۵ نشان داده شد است.

در سیستم اعداد باینری به هر هشت بیت یک بایت (Byte) می‌گویند. واحد بزرگ تراز بایت، کیلوبایت معادل ۱۰۲۴ بایت است.

در جدول ۹-۳۸ تفاوت نمایش ارقام دهدهی صفر تا ۹ به صورت باینری و BCD نشان داده شده است.

جدول ۹-۳۸

عدد دهدهی	عدد باینری	BCD
۰	۰	۰۰۰۰
۱	۱	۰۰۰۱
۲	۱۰	۰۰۱۰
۳	۱۱	۰۰۱۱
۴	۱۰۰	۰۱۰۰
۵	۱۰۱	۰۱۰۱
۶	۱۱۰	۰۱۱۰
۷	۱۱۱	۰۱۱۱
۸	۱۰۰۰	۱۰۰۰
۹	۱۰۰۱	۱۰۰۱

توجه:

در کد BCD وزن های مختلفی وجود دارد که در این کتاب فقط از وزن ۱، ۲، ۴، ۸ آن استفاده می شود.



برای تبدیل اعداد در مبنای اکتاو و هگزا دسی مال به اعداد اعشاری همان روشی که در تبدیل اعداد باینری به اعداد اعشاری استفاده شد را به کار می بریم. در این روش همان طور که قبلاً گفته شده است از ارزش مکانی ارقام استفاده می کنیم.

مثال ۸: عدد اکتاو ۷۲۳ را در سیستم اعشاری بنویسید.

$$\text{حل: } (723)_8 = 7 \times 8^2 + 2 \times 8^1 + 3 \times 8^0 = (467)_{10}$$

مثال ۹: عدد هگزا دسی مال ۵A1 را در سیستم اعشاری بنویسید.

حل:

$$\begin{aligned} (5A1)_{16} &= 5 \times 16^2 + A \times 16^1 + 1 \times 16^0 \\ &= 5 \times 256 + 10 \times 16 + 1 \\ &= (1441)_{10} \end{aligned}$$

۹-۹-۵ کد BCD: بعضی از ماشین های محاسبه گر الکترونیکی عملیات ریاضی را در کد BCD (Binary Coded Decimal) انجام می دهند.

در کد BCD هر رقم دهدهی را با چهار بیت باینری معادل آن نشان می دهند.

مثال ۱۰: معادل باینری و BCD اعداد اعشاری ۳، ۹ و ۵ را بنویسید.

حل:

$$(3)_{10} = (11)_2 = (0011)_{BCD}$$

$$(9)_{10} = (1001)_2 = (1001)_{BCD}$$

$$(5)_{10} = (101)_2 = (0101)_{BCD}$$

ویژه‌ی دانش آموزان

علقه‌مند:

آیا می دانید برای کد کردن حروف الفبای فارسی به چند بیت نیاز است؟ از چه رابطه‌ای تعداد بیت‌ها به دست می آید؟

۴- در عدد باینری $(110)_2$ کم ارزش ترین بیت و با ارزش ترین بیت کدام است؟
 $(110)_2$

۵- ارزش مکانی و ضرایب اعداد نشان داده شده در عدد باینری $(11011)_2$ را بنویسید.

۱۱۰۰۱۱

۶- در کد BCD هر رقم دهدھی را با (چهار\square، دو\square) بیت باینری نشان می دهند.

۷- معادل کد BCD اعداد دهدھی $(9)_10$ و $(12)_10$ را بنویسید.



۸- در سیستم اعداد باینری یک کیلو بایت معادل چند بایت است؟



۹- عدد باینری 110110_2 را به عدد اعشاری تبدیل کنید.



۱۰- در سیستم اعداد باینری به هر هشت بیت یک بایت می گویند. (Byte)

غلط

صحیح

۲- عدد 16_{10} در مبنای دهدھی معادل چه عددی در مبنای باینری است؟

$(16)_{10} = (\dots\dots\dots)_2$

۳- عدد $(11011)_2$ در مبنای ۲ را به مبنای اعشاری تبدیل کنید.

$(11011)_2 = (\dots\dots\dots)_10$

آزمون پایانی (۹-۳) سیستم‌های اعداد

۱- معادل باینری اعداد اعشاری ۰ تا ۱۵ را در جدول ۹-۳۹ بنویسید.


جدول ۹-۳۹

اعشاری	باینری
۰	
۱	
۲	
۳	
۴	
۵	
۶	
۷	
۸	
۹	
۱۰	
۱۱	
۱۲	
۱۳	
۱۴	
۱۵	

همان طور که در شکل دیده می شود، خروجی دروازه شماره ۱ فقط به ازای ترکیب ورودی $BA=00$ فعال می شود (۱ می شود) یعنی $D_1 = \bar{AB}$. به همین ترتیب می توانیم


$$\text{بنویسیم } D_0 = AB, D_2 = \bar{A}\bar{B}, D_3 = A\bar{B}$$

از رمزگشایان برای آدرس دهی اجزای مختلف یک سیستم (گیرنده یا فرستند اطلاعات) نیز استفاده می شود، مثلاً اگر بخواهیم کلمه ای را در یک سطر معین حافظه بنویسیم یا آن را از سطر معینی از حافظه بخوانیم، نخست باید محل سطر مورد نظر را مشخص کنیم در شکل ۹-۷۱ با استفاده از عدد باینری $(305)_{(100110001)}$ ، سطر سیصد و پنجم از یک حافظه با ظرفیت 1024 کلمه آدرس دهی شده است.



شکل ۹-۷۱ آدرس دهی مکان یک کلمه معین از حافظه

ممکن است رمزگشا با دروازه های NAND ساخته شده باشد. در این صورت، حالت فعال خروجی ها «۰» خواهد بود. در شکل ۹-۷۲ یک رمزگشای $4 \rightarrow 2$ نشان داده شده است. جدول ۹-۴۱ جدول صحت دکودر $4 \rightarrow 2$ با حالت فعال Low را نشان می دهد.



شکل ۹-۷۲ رمزگشای $4 \rightarrow 2$


قبل از شروع قسمت چهارم فصل (۹) به سوالات پیش آزمون ۹-۴ پاسخ دهید.

قسمت چهارم

۹-۱۰ مدارهای ترکیبی (رمزگشا و رمزگذار)

۹-۱۰-۱ مدارهای رمزگشا (Decoder)

برای دریافت اطلاعات از دستگاه های محاسباتی دیجیتالی مداری مورد نیاز است که اطلاعات را از حالت دودویی به اعشاری تبدیل کند. خروجی این مدارها معمولاً به نمایشگرهای متصل می شود. این تبدیل کننده ها را رمزگشا و عملی که انجام می دهند را رمزگشایی می نامند. در شکل ۹-۷۰ یک رمزگشایی $4 \rightarrow 2$ (بخوانید ۲ به ۴) و در جدول ۹-۴۰ جدول صحبت آن نشان داده شده است.



شکل ۹-۷۰ مدار رمزگشای $4 \rightarrow 2$

جدول ۹-۴۰ جدول صحبت مدار رمزگشا

B	A	D ₀	D ₁	D ₂	D ₃
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

ورودی های A و B را ورودی های آدرس و خروجی های D₀, D₁, D₂, D₃ را خروجی های داده می نامیم.

نکته مهم:

در آی سی ها از کلمات Enable و Disable استفاده می کنند. کلمه Enable به معنی فعال کننده و Disable به معنی غیر فعال کننده به کار می رود.

جدول ۹-۴۱ جدول صحبت رمزگشای ۲-۴

B	A	D ₀	D ₁	D ₂	D ₃
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

همان طور که در شکل نشان داده شد، دروازه‌ی شماره ۳ در حالت فعال است و ورودی‌های این دروازه از \bar{A} و B گرفته شده است.


در بعضی از رمزگشاه‌ها علاوه بر ورودی‌های آدرس، یک ورودی فعال کننده (Enable) (تواناساز) نیز پیش بینی شده است. اگر این ورودی در حالت غیر فعال نگه داشته شود، رمزگشایی انجام نخواهد شد. در شکل ۹-۷۳ یک رمزگشای ۴-۲ با خط تواناساز را به همراه جدول صحبت آن در جدول ۹-۴۲ مشاهده می کنید.

با توجه به جدول صحبت ۹-۴۲ هر گاه یک ورودی را با X نشان دهنده به معنای این است که اگر ارزش منطقی این ورودی صفر یا یک باشد برای خروجی مدار بی تفاوت است. در سطر اول جدول صحبت چون ورودی E در صفر منطقی قرار گرفته است عمل رمزگشایی انجام نمی شود.


معرفی یک نمونه مدار رمزگشا (Decoder)

یک نمونه از مدارهای رمزگشا که در سیستم‌های دیجیتالی کاربرد دارد، دیکو در BCD به هفت قطعه‌ای 7.Seg) است.

این رمزگشا عدد BCD داده شده را به کد هفت رقمی معادل آن برای راه اندازی هفت قطعه‌ای (7.Seg) تبدیل می کند. در شکل ۹-۷۴ مدار یک دیکو در BCD به 7.Seg نشان داده شده است. در این مدار آی سی ۷۴۴۷ یک آی سی دیکودر BCD به 7.Seg است.



شکل ۹-۷۴ مدار رمزگشا BCD به 7.Seg




شکل ۹-۷۳ رمزگشا ۴-۲ با خط تواناساز

جدول ۹-۴۲ رمزگشا ۴-۲ با خط تواناساز

E	B	A	D ₀	D ₁	D ₂	D ₃
0	X	X	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

در شکل ۹-۷۶ بلوک دیاگرام یک رمزگذار $2 \rightarrow 4$ به همراه جدول صحت این رمزگذار نشان داده شده است.

آی سی ۷۴۰۷۳ نمایشگر هفت قسمتی آند مشرک است. پایه ۱۴ آند مشرک (common anode) ورودی مشرک برای تمام LED هاست.



شکل ۹-۷۶ بلوک دیاگرام رمزگذار $2 \rightarrow 4$

جدول ۹-۴۳ جدول صحت رمزگذار $2 \rightarrow 4$

I_3	I_2	I_1	I_0	B	A
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

همان طور که مشاهده می کنید، یک صفحه کلید با شماره های صفر تا سه را می توان به دو خط باینری، تبدیل کرد. در هر لحظه باید فقط یکی از ورودی های رمزگذار در حالت فعال قرار گیرد تا درست عمل کند. مدار رمزگذار $2 \rightarrow 4$ را می توان مطابق شکل ۹-۷۷ طراحی کرد. چنانچه کلید ۳ فشرده شود ورودی گیت های OR برابر «۱» منطقی می شود و عدد باینری سه «۱۱» را در خروجی رمزگذار ایجاد می کند.

در این مدار کلیه کلیدها S_4, S_3, S_2, S_1 ورودی های آی سی هستند و پایه های a, b, c, d, e, f, g خروجی های آی سی می باشند، که به 7 Seg اتصال می یابند.


تمرین کلاسی ۸:

یک رمزگشای با ۸ خط خروجی دارای چند خط آدرس است؟



۹-۱۰-۲ مدارهای رمزگذار (Encoder)

اعدادی که به کامپیوتر یا سامانه‌ی دیجیتالی داده می شود در سیستم دهدی هستند. چون کامپیوتر با اعداد باینری کار می کند اعداد دهدی باید به اعداد باینری تبدیل شوند. مداری که اطلاعات را از حالت دهدی به باینری تبدیل می کند، رمزگذار نام دارد، شکل ۹-۷۵ یک سامانه‌ی دیجیتالی را نشان می دهد.



شکل ۹-۷۵ یک سامانه دیجیتال

ولت می شود و یکی از ورودهای گیت OR در سطح یک منطقی قرار می گیرد. در این وضعیت خروجی گیت OR نیز در وضعیت یک منطقی است.

۹-۱۱ آزمایش شماره ۳

زمان اجرا: ۲ ساعت آموزشی


۹-۱۱-۱ هدف آزمایش: بررسی عملکرد مدار رمز گشای ۷.Seg به BCD

۹-۱۱-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:


ردیف	نام و مشخصات	تعداد / مقدار
۱	منبع تغذیه ۰-۳۰ ولت A	یک دستگاه
۲	دی کودر 7.Seg به BCD	یک عدد
۳	برد مدار چاپی آزمایش	یک قطعه
۴	سیم رابط	به مقدار لازم
۵	مولتی متر دیجیتالی	یک دستگاه

۹-۱۱-۳ مراحل اجرای آزمایش

- وسایل و قطعات مورد نیاز را آماده کنید
- مدار شکل ۹-۸۰ را که قبل روی برد مدار چاپی ساخته شده است، بررسی کنید.




شکل ۹-۸۰ مدار آزمایش




شکل ۹-۷۷ مدار رمزگذار ۴→۳

در شکل ۹-۷۸ دیاگرام یک رمز گذار ۴→۳ (بخوانید ۸ به ۳) نشان داده شده است.



شکل ۹-۷۸ بلوك دیاگرام رمز گذار ۴→۳

مدار این رمز گذار در شکل ۹-۷۹ رسم شده است.



شکل ۹-۷۹ مدار رمزگذار ۴→۳

همان گونه که در شکل ۹-۷۹ مشاهده می کنید، با فشردن هر کلید، افت ولتاژ دو سر مقاومت های ۱kΩ، حدوداً ۵

سوال ۲۸: در حالتی که وضعیت کلیدهای S_4 تا S_1 مطابق جدول ۹-۴۵ باشند، ورودی های a, b, c, d, e, f, g دارای چه سطح منطقی از ولتاژ هستند؟ در جدول ۹-۴۵ یادداشت کنید.

جدول ۹-۴۵							
S_4	S_3	S_2	S_1	a	b	c	d
۱	۰	۰	۱				

نتایج آزمایش ۹-۱۱-۴ نتایج حاصل از آزمایش را در ۴ سطر به طور خلاصه بنویسید.



■ اگر منبع تغذیه موجود در آزمایشگاه دارای ولتاژ ثابت ۵ ولت است از آن برای تغذیه آی سی استفاده کنید در غیر این صورت ابتدا منع تغذیه را روی ۵ ولت تنظیم و سپس آن را به مدار وصل کنید.

به یاد داشته باشید که:

ولتاژ تغذیه IC، ولتاژ سطح منطقی یک است و ولتاژ زمین (GND) ولتاژ سطح منطقی صفر است.

اگر کلیدهای S_4 تا S_1 در حالت ۱ قرار گیرند، ولتاژ ۵ ولت به ورودی آی سی ۷۴۴۷ می رسد. چنان‌چه این کلیدها در حالت صفر باشند، صفر ولت یا صفر منطقی به ورودی آی سی ۷۴۴۷ داده می شود. مثلاً برای نمایش عدد ۵ بر روی 7.Seg، کلیدهای S_4 و S_3 در وضعیت یک و کلیدهای S_2 و S_1 در وضعیت صفر قرار می گیرند. عدد باینری ۱۰۱ معادل عدد دسیمال ۵ است.


■ با قراردادن کلیدهای S_4 تا S_1 در حالت های مختلف، جدول ۹-۴۴ را تکمیل کنید و عدد نمایش داده شده بر روی هفت قطعه ای 7.Seg را در جدول یادداشت نماید.

جدول ۹-۴۴

S_4	S_3	S_2	S_1	۸
۰	۰	۰	۰	
۰	۰	۰	۱	
۰	۰	۱	۰	
۰	۰	۱	۱	
۰	۱	۰	۰	
۰	۱	۰	۱	۵
۰	۱	۱	۰	
۰	۱	۱	۱	
۱	۰	۰	۰	
۱	۰	۰	۱	

سوال ۳۷: برای نمایش عدد ۶ (هفت) کدام یک از کلیدهای S_4 تا S_1 در وضعیت یک منطقی و کدام یک در وضعیت صفر قرار می گیرند؟ توضیح دهید.





شکل ۹-۸۲ مدار متمنگز کننده ۱ → ۴

در تابع F برای مثال حالت $=0$ و $A_1 = A_0 = 1$ را انتخاب می‌کنیم. در این حالت فقط جمله i $A_i = A_1 = 1$ برابر «۱» است لذا

$$F = 0 \times D_0 + 0 \times D_1 + 1 \times D_2 + 0 \times D_3 = D_2$$

یعنی F عیناً از D_2 بستگی ندارد. اگر آدرس $A_1 = A_0 = 0$ داده شود، فقط دروازه شماره ۲ را برابر بازمی‌کند، بقیه ای حالت‌های تابع را نیز به همین ترتیب می‌توانیم مشخص کنیم.

تمرین کلاسی ۹

برای باز شدن دروازه منطقی شماره ۱ و عبور D_1 خطوط آدرس $A_1 = A_0 = 1$ چه حالتی دارند؟


تمرین کلاسی ۱۰ :

اگر ورودی‌های آدرس $A_1 = A_0 = 1$ باشد، کدام خروجی‌ها فعال می‌شود؟ توضیح دهید.

بخش دوم

مدارهای ترکیبی (مالتی پلکسر و دمالتی پلکسر)
۹-۱۲ مدارهای متمنگز کننده یا تسهیم کننده (Multiplexer)

مالتی پلکسر یکی از پرکاربردترین مدارهای ترکیبی است که مانند یک انتخاب کننده (Selector) عمل می‌کند. این مدار با توجه به آدرسی که برای آن انتخاب می‌شود، به یکی از ورودی‌ها اجازه عبور می‌دهد. به عبارت دیگر، عملکرد آن شبیه یک کلید چند حالت است با این تفاوت که حالت کلید به صورت دیجیتالی انتخاب می‌شود. دیاگرام عملیاتی یک مالتی پلکسر در شکل ۹-۸۱ نشان داده شده است. ورودی‌های انتخاب حالت را ورودی‌های آدرس (Address input) و ورودی‌های اصلی مالتی پلکسر ورودی‌های داده (Data input) و خروجی مالتی پلکسر همان تابع خروجی است که آن را به اختصار خروجی تابع یا خروجی می‌نامند.



شکل ۹-۸۱ دیاگرام یک مالتی پلکسر


در شکل ۹-۸۲ مدار یک مالتی پلکسر ۱ → ۴ (بخوانید ۴ به ۱) نشان داده شده است. در این شکل ورودی‌های اصلی مالتی پلکسر با D_0, D_1, D_2, D_3 ورودی‌های آدرس آن با A_1, A_0 و خروجی مدار با F مشخص شده است. با توجه به شکل ۹-۸۲ معادله بولی تابع F را می‌تویسیم

$$F = \bar{A}_1 \bar{A}_0 D_0 + \bar{A}_1 \bar{A}_0 D_1 + \bar{A}_1 A_0 D_2 + A_1 A_0 D_3$$


مثال ۱۱: به چه دلیل برای عبور اطلاعات مربوط به D_0, D_1, D_2, D_3 است توضیح دهید؟

نحوه ساخته می شود.

در شکل ۹-۸۵ مدار داخلی آی سی مالتی پلکسر ۱ \rightarrow ۸ نشان داده شده است.




الف- نماد استاندارد



ب- تصویر از بالا و شماره پایه ها
شکل ۹-۸۴ آی سی مالتی پلکسر

ویره هنرجویان علاقه مند:
در شکل ۹-۸۵ مدار داخلی آی سی مالتی پلکسر ۱ \rightarrow ۸ نشان داده شده است.




شکل ۹-۸۵ مدار داخلی مالتی پلکسر ۱ \rightarrow ۸

در اغلب مالتی پلکسر ها علاوه بر ورودی های آدرس، یک خط کنترل اضافی نیز پیش بینی شده است. این ورودی اضافی رابانم های فعال ساز (تواناساز) Enable مشخص می کند.

چنان چه این ورودی در یک حالت از پیش تعريف شده (۰) یا (۱) باشد، همه دوراههای AND را مسدود می سازد و از انتقال اطلاعات ورودی به خروجی مدار جلوگیری می کند. به عبارت دیگر این ورودی مقدم بر ورودی های آدرس است. در شکل ۹-۸۳ یک مالتی پلکسر ۱ \rightarrow ۲ با ورودی تواناساز و در جدول ۹-۴۶ جدول صحت آن نشان داده شده است.

جدول ۹-۴۶ جدول صحت مالتی پلکسر ۱ \rightarrow ۲

A	EN	F
X	1	0
0	0	D ₀
1	0	D ₁



شکل ۹-۸۳ مدار یک مالتی پلکسر ۱ \rightarrow ۲

در شکل ۹-۸۴ مدار یک مالتی پلکسر ۱ \rightarrow ۸ که به شماره ۷۴۱۵۱ به بازار عرضه می شود را مشاهده می کنید. در شکل ۹-۸۴-الف نماد و استاندارد آی سی، در شکل ۹-۸۴-ب تصویر IC از بالا و شماره پایه های آن نشان داده شده است. این آی سی در دو نوع Dual (موازی) و

با انتخاب $AB=00$ اطلاعات ورودی F به خط خروجی D₀ انتقال می‌یابد. با انتخاب ۱ AB=۰۱ اطلاعات ورودی F به خط خروجی D₁ و با انتخاب ۱۰ AB=۱۰ به خط خروجی D_۲ و با انتخاب ۱۱ AB=۱۱ انتقال می‌یابد با توجه به نکات بیان شده می‌توان جدول صحت دالتی پلکسر فوق را به صورت جدول ۹-۴۸ نشان داد.

جدول ۹-۴۸

انتخاب گرها		خروجی ها				
A	B	D ₀	D ₁	D ₂	D ₃	
۰	۰	F	۰	۰	۰	
۰	۱	۰	F	۰	۰	
۱	۰	۰	۰	F	۰	
۱	۱	۰	۰	۰	F	

با توجه به جدول، تابع منطقی هر خروجی به صورت زیر

نوشته می‌شود


$$D_0 = \overline{A}BF$$

$$D_1 = \overline{A}BF$$

$$D_2 = \overline{A}BF$$

$$D_3 = A\overline{B}F$$

مدار این دالتی پلکسر با توجه به رابطه منطقی $D_m = \overline{A}BF$ مانند شکل ۹-۸۷ است.



شکل ۹-۸۷ دالتی پلکسر ۴→۱

آی سی ۷۴۱۳۸ یک دالتی پلکسر ۱→۸ مدار این آی سی را نشان می‌دهد.

جدول صحت آی سی SN ۷۴۱۵۱ را در جدول ۹-۴۷ مشاهده می‌کنید. خروجی W معکوس خروجی Y است.


جدول ۹-۴۷ جدول صحت مالتی پلکسر SN ۷۴۱۵۱

Input			Output	
Select	Strobe		y	w
C	\overline{G}	X	L	H
L	L	L	D ₀	D ₀
L	L	H	D ₁	D ₁
L	H	L	D ₂	D ₂
L	H	H	D ₃	D ₃
H	L	L	D ₄	D ₄
H	L	H	D ₅	D ₅
H	H	L	D ₆	D ₆
H	H	H	D ₇	D ₇

۹-۱۳ دالتی پلکسر یا پخش کننده (Demultiplexer)

دالتی پلکسر مداری است که اطلاعات را از یک خط در ورودی خود دریافت می‌کند و آن را به یکی از 2^n خط خروجی انتقال می‌دهد. انتخاب یک خط خروجی توسط خط انتخاب کننده (Selector line) تعیین می‌شود. شکل ۹-۸۶ بلوک دیاگرام یک دالتی پلکسر را نشان می‌دهد. بلوک دیاگرام، مدار را مانند کلیدی نشان می‌دهد که ورودی f را با فرمانی که از دو خط A و B می‌گیرد، به یکی از خروجی‌های D_m انتقال می‌دهد.

M=2 خط کنترل (انتخاب کننده‌ها)



شکل ۹-۸۶ بلوک دیاگرام دالتی پلکسر

۹-۱۴ آزمایش شماره ۴

زمان انجام آزمایش : ۲ ساعت

۹-۱۴-۱ هدف آزمایش : بررسی عملکرد مدار مالتی پلکسر

۹-۱۳-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:


نام و مشخصات	ردیف	تعداد / مقدار
منبع تغذیه -۳۰ ولت A	۱	یک دستگاه
بردبرد یا برد آزمایشگاهی	۲	یک عدد
LED	۳	یک عدد
دیود نوردهنده	۴	ماقاومت 150Ω و 470Ω / $\frac{1}{4}$ وات
از هر کدام		یک عدد
آی سی ۷۴۱۵۱	۵	یک عدد
ابزار عمومی کارگاه الکترونیک	۶	یک سری

۹-۱۴-۳ مراحل اجرای آزمایش :

الف: شناسایی پایه های آی سی مالتی پلکسر


۸-۱

آی سی ۷۴۱۵۱، مالتی پلکسر ۱-۸ است. نماد و شماره پایه های آی سی مطابق شکل ۹-۹۰ است.




شکل ۹-۹۰ شماره ی پایه های آی سی

آی سی ۷۴۱۵۱ را در اختیار بگیرید و شکل آن را رسم کنید



شکل ۹-۸۸ مشخصات پایه های آی سی مالتی پلکسر

تصویر پایه های آی سی از بالا به صورت شکل ۹-۸۹ است.



شکل ۹-۸۹ تصویر از بالا و شماره پایه ها

به طور کلی مالتی پلکسر در مواردی که اطلاعات از یک منبع دریافت می شود و در چند منبع دیگر قرار می گیرد، به کار می رود. برای مثال می توان قرار دادن اطلاعات خروجی از یک رایانه به چند ترمینال را ذکر کرد.

توجه

شماره آی سی بیان شده در این فصل جهت آشنایی با مدار داخلی آن ها است و نباید اطلاعات مربوط به شماره آی سی و شماره پایه های آن را به خاطر سپرد.





در صورت نیاز به برگه های اطلاعات که در book وجود دارد مراجعه کنید. همچنین در آزمون ها با ارائه نقشه می توان مشخصات فنی را مورد سوال قرار داد.

محل ترسیم :



ب : بررسی عملکرد آی سی مالتی پلکسر
مدار شکل ۹-۹۱ را روی برد بیندید.

$V_{CC} = +5\text{ volt}$



شکل ۹-۹۱ آی سی مالتی پلکسر

تغذیه‌ی مدار را به آی سی وصل کنید (پایه‌ی ۸ به زمین الکتریکی و پایه‌ی ۱۶ به $+5$ ولت وصل شود). پایه‌ی ۷ (EN) را آزاد قرار دهید و یا به $+5$ ولت وصل کنید.

آدرس $A=0$ ، $B=0$ و $C=0$ را انتخاب کنید. برای این منظور پایه‌های ۹، ۱۰ و ۱۱ را به زمین الکتریکی وصل کنید در این حالت زمانی که $EN=0$ شود اطلاعات ورودی به D

اطلاعات روی آی سی را بنویسید.



پایه‌های آی سی را شناسایی کنید و کار هر پایه را به اختصار در جدول ۹-۴۹ شرح دهید.

جدول ۹-۴۹

کار هر پایه به اختصار	شماره پایه
	۱
	۲
	۳
	۴
	۵
	۶
	۷
	۸
	۹
	۱۰
	۱۱
	۱۲
	۱۳
	۱۴
	۱۵
	۱۶

خروجی منتقل می شود.

■ D. رازمین کنید و EN=0 قرار دهید در این حالت سطح ولتاژ پایه ۵ (خروجی) و منطقی و LED خاموش است. این مطلب را تحقیق کنید و نتایج را باداشت نمایید.

۹-۱۴-۴ نتایج آزمایش

نتایج حاصل از این آزمایش را به طور خلاصه در چند سطر بنویسید.



■ D. را برابر (۱) منطقی قرار دهید. برای این منظور D. را ۵+ ولت وصل کنید. سطح ولتاژ پایه ۵ (۵) و وضعیت LED را مورد بررسی قرار دهید و نتایج را باداشت کنید.



■ آدرس ABC را برابر ۱۰۱ انتخاب کنید. اطلاعات کدام ورودی توسط آدرس فوق به خروجی انتقال پیدا می کند؟



■ ورودی مورد نظر رادر سطح ولتاژ ۰ و ۱ قرار دهید و در هر مرحله EN=0 قرار دهید و سطح ولتاژ خروجی و وضعیت LED را مورد بررسی قرار داده و نتایج را باداشت کنید.



سوال ۳۹: اگر آدرس ABC=110 باشد اطلاعات کدام ورودی به خروجی انتقال پیدا می کند؟




سوال ۴۰: اگر با اطلاعات پایه شماره ۱۲ به خروجی

انتقال یابد آدرس ABC را بنویسید



(صحیح غلط)

- ۸- نام مدار شکل ۹-۹۲ است و مقدار خروجی مدار ۹-۹۲ برابر (صفر یک) منطقی است



شکل ۹-۹۲

آزمون پایانی فصل (۹-۹)

مدارهای ترکیبی



- ۱- یک دیکودر با سه خط آدرس در ورودی دارای چند

خط خروجی است ؟



- ۲- یک 7.Segment با نقطه ای اعشار دارای چند LED

است ؟



- ۳- اگر مدار رمز گشا از گیت های NAND ساخته شده باشد در این صورت حالت فعل خروجی ها (صفر ، یک) خواهد بود.

- ۴- در مدارهای رمزگشایی که دارای ورودی فعل کننده (enable) هستند ، اگر این ورودی غیرفعال باشد رمزگشایی انجام نخواهد شد.

صحیح غلط

- ۵- مدار دیکودر اطلاعات (دهدھی باینری) در ورودی رابه اطلاعات (دهدھی باینری) در خروجی تبدیل می کند .




- ۶- در مدار رمزگذار در هر لحظه فقط یکی از ورودی های مدار در حالت فعل می باشد

صحیح غلط

- ۷- مهم ترین کاربرد رمزگشا آدرس دهی به حافظه است.


۹-۱۵-۳ طرز کار مدار فلیپ فلاب S-R

همان طوری که قبلاً در مورد گیت NOR گفته شد اگر حداقل یکی از ورودی های گیت NOR یک باشد خروجی آن صفر است و تنها زمانی که تمام ورودی گیت NOR صفر باشد خروجی آن ۱ می شود شکل ۹-۹۴ این دو وضعیت را نشان می دهد.




شکل ۹-۹۴ وضعیت ورودی های گیت NOR

فرض کنیم در لحظه شروع مطابق شکل ۹-۹۵ و $R=0$ است.



شکل ۹-۹۵ فلیپ فلاب RS

در این حالت چون یکی از ورودی های گیت شماره دو، ۱ است خروجی آن \bar{Q} مساوی با صفر خواهد شد. از طرفی خروجی $=Q$ به یکی از ورودی های گیت شماره یک فیدبک شده است. این فیدبک هر دو ورودی گیت NOR شماره یک را صفر می کند و $Q=1$ می شود. این شرایط در خروجی به صورت پایدار باقی می ماند تا ورودی ها تغییر حالت دهند. شکل ۹-۹۶ وضعیت خروجی گیت ها را نشان می دهد.



شکل ۹-۹۶ اگر $S=1$ و $R=0$ باشد $Q=1$ و $\bar{Q}=0$ می شود

قبل از شروع قسمت پنجم فصل ۹ به سوالات پیش آزمون ۹-۵ پاسخ دهید.

قسمت پنجم - مدارهای ترتیبی


۹-۱۵ بررسی انواع مدارهای فلیپ فلاب (Flip Flop)

۹-۱۵-۱ بررسی کلی

حافظه توسط مدار فلیپ فلاب انجام می شود. فلیپ فلاب ها تا مادامی که تغذیه مدار برقرار است می توانند اطلاعات را که به صورت صفر یا یک هستند در خود نگه دارند. فلیپ فلاب ها باید در هر زمان اطلاعات را که به صورت ۰ یا ۱ منطقی است پذیرند و در خود نگه دارند. بدیهی است با تغییر حالت در اطلاعات ورودی، اطلاعات موجود در حافظه تغییر می کند.


۹-۱۵-۲ مدار پایه ای فلیپ فلاب

فلاب را می توان با استفاده از دو گیت NOR مطابق شکل ۹-۹۳ به وجود آورد. در مدار از خروجی یک گیت به ورودی گیت دیگر اتصال داده شده است که مسیر فیدبک را ایجاد می کند.



شکل ۹-۹۳ مدار فلیپ فلاب

این فلیپ فلاب دارای دو خروجی است که یکی Q و دیگری نفی آن \bar{Q} (کیونات) نام دارد. دو ورودی آن S و R نام دارند. س حرف اول کلمه Set و R حرف اول کلمه Reset (ری ست) است.




شکل ۹-۹۹

$$1 = Q, \bar{1} = \bar{Q}$$

ب - ممکن است مطابق شکل ۹-۱۰۰، $Q=0$ و $\bar{Q}=1$ باشد در این صورت $R=0$ و $S=0$ باقی می‌ماند.


پس در شرایط $R=0$ و $S=0$ وضعیت Q و \bar{Q} تغییر نمی‌کند و مشابه آخرین حالت قبل از این مرحله، پایدار باقی می‌ماند.



شکل ۹-۱۰۰ حافظه

در همین حالت باقی می‌ماند

در صورتی که مطابق شکل ۹-۱۰۱، $R=1$ و $S=1$ شود چون یکی از ورودی‌های گیت‌های NOR یک است خروجی آن‌ها یعنی Q و \bar{Q} برابر با صفر می‌شود.




شکل ۹-۱۰۱ اگر $R=1$ و $S=1$ باشد

در چه حالتی باقی می‌ماند؟


این حالت یعنی $Q=\bar{Q}=0$ تعريف نشده است و نباید ایجاد شود زیرا اگر بعد از مرحله ۱ $R=S=1$ که $Q=\bar{Q}=0$ شده است ورودی‌های S و R به صفر تغییر حالت دهنده، خروجی فلیپ فلاب بین ۰ و ۱ نوسان می‌کند و بعد از چند مرحله نوسان، Q به طور تصادفی روی ۰ یا ۱ ثابت می‌ماند و

اگر مطابق شکل ۹-۹۷ ورودی‌های $R=0$ و $S=1$ تغییر حالت دهند، چون یکی از ورودی‌های گیت NOR شماره یک برابر با یک است خروجی آن یعنی $Q=0$ می‌شود. از طرفی $Q=0$ به یکی از ورودی‌های گیت NOR شماره دو فیدبک می‌شود و هر دو ورودی این گیت را صفر می‌کند بنابراین $\bar{Q}=1$ می‌شود.



شکل ۹-۹۷ حالتی که $S=0$ و $R=1$ است $\bar{Q}=1$ ، $Q=0$ می‌شود.

اگر مطابق شکل ۹-۹۸ و $S=0$ و $R=0$ شود چون هر دو ورودی صفر هستند نمی‌توانند وضعیت خروجی هارا تعیین کنند. وضعیت خروجی هر گیت به ورودی دیگر آن یعنی به ورودی فیدبک شده بستگی دارد.



شکل ۹-۹۸ در حالتی که $S=0$ و $R=0$ خروجی‌ها به Q و \bar{Q} بستگی دارند.

در این شرایط دو حالت پیش می‌آید.

الف : اگر مطابق شکل ۹-۹۹، $R=0$ و $S=1$ باشد در این صورت خروجی در همین حالت یعنی $Q=1$ و $\bar{Q}=0$ باقی می‌ماند (چرا؟)

در جدول درستی ۹-۵۱ چهار حالت ورودی و وضعیت خروجی \bar{Q} برای فلیپ فلاب با گیت NAND مشخص شده است.


جدول ۹-۵۱ جدول درستی فلیپ فلاب R-S با گیت NAND

S	R	Q_t
حالت ممنوعه		
۰	۱	۱
۱	۰	۰
۱	۱	Q_{t-1}

تفاوت فلیپ فلاب با گیت NAND و فلیپ فلاب با گیت NOR در خروجی آن‌ها است. جداول ۹-۵۰ و ۹-۵۱ مقایسه کنید.

۹-۱۵-۴ فلیپ فلاب S-R با پالس ساعت (CP-clock pulse)


فلیپ فلاب S-R ساعتی از یک مدار S-R ساده و دو گیت NAND اضافی مطابق شکل ۹-۱۰۴ تشکیل می‌شود.



شکل ۹-۱۰۴ ساعتی S-R

پالس ساعت ورودی (CP) به عنوان یک سیگنال فعال ساز عمل می‌کند. هنگامی که $CP=0$ است، S و R یک می‌شود در این شرایط خروجی Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت قبل خود را حفظ می‌کنند. شکل ۹-۱۰۵ و ۹-۱۰۶ این حالت‌ها را نشان می‌دهد.

قفل می‌شود. حالت $R=S=1$ را حالت ممنوعه می‌گویند، شکل ۹-۱۰۲



شکل ۹-۱۰۲ اگر $R=S=1$ و $Q=0$ شود، $\bar{Q}=Q=0$ خواهد شد. این حالت را حالت ممنوعه می‌گویند.


چهار حالت بررسی شده برای فلیپ فلاب در جدول درستی ۹-۵۰ نشان داده شده است. منظور از Q_t وضعیت حافظه در لحظه t و منظور از Q_{t-1} وضعیت حافظه قبل از لحظه t (Q_t) است.

جدول ۹-۵۰ جدول درستی فلیپ فلاب R-S با گیت NOR

S	R	Q_t
حالت ممنوعه		
۰	۰	Q_{t-1}
۰	۱	۰
۱	۰	۱
۱	۱	Q_t

۹-۱۵-۴ مدار فلیپ فلاب S-R با گیت NAND

مدار فلیپ فلاب را با گیت NAND نیز می‌سازند. شکل ۹-۱۰۳ فلیپ فلاب S-R را با گیت NAND نشان می‌دهد.




شکل ۹-۱۰۳ فلیپ فلاب S-R با گیت NAND

چهار حالت ممکن برای حالت S-R وجود دارد. این ۴ حالت مشابه فلیپ فلاب S-R با گیت NOR است.

جدول ۹-۵۲ جدول درستی S-R ساعتی

خروجی در لحظه t			
CP	S	R	Q_t
.	.	.	Q_{t-1}
.	.	۱	Q_{t-1}
.	۱	.	Q_{t-1}
۰	۱	۱	Q_{t-1}
۱	۰	.	Q_{t-1}
۱	۰	۱	.
۱	۱	۰	۱
۱	۱	۱	حالات ممنوعه


خروجی قبل از لحظه t




شکل ۹-۱۰۸ نمای بلوکی S-R ساعتی

۹-۱۵-۶ فلیپ فلاپ J-K

همان طور که قبل ذکر شده اشکال عمدۀ فلیپ فلاپ R-S مربوط به حالت تعریف نشده آن یعنی وضعیت $1=S=R$ است. برای اصلاح این حالت از فلیپ فلاپ J-K استفاده می شود. در شکل ۹-۱۰۹ مدار فلیپ فلاپ J-K رسم شده است.



شکل ۹-۱۰۵ خروجی $Q=0$ حالت قبل را حفظ می کند و ثابت می ماند




شکل ۹-۱۰۶ خروجی $Q=1$ حالت قبل را حفظ می کند و ثابت می ماند


اگر $CP=1$ شود خروجی گیت NAND شماره ۳ و ۴ بر اساس ورودی های S و R تغییر می کند و در این حالت خروجی Q و Q-bar مطابق جدول دوستی فلیپ فلاپ R-S می شود، شکل ۹-۱۰۷

شکل ۹-۱۰۷ CP=1 است Q و Q-bar از مقادیر S و R تبعیت می کنند.


جدول ۹-۵۲ جدول درستی فلیپ فلاپ S-R ساعتی را نشان می دهد. نماد بلوکی S-R ساعتی در شکل ۹-۹۸ آمده است. عیب اساسی دونوع فلیپ فلاپ SR و SR-SR ساعتی حالت ممنوعه آن است.



شکل ۹-۱۱۱ - خروجی $Q=1$ و $J=1$ و $K=1$ است.



شکل ۹-۱۰۹ - فلیپ فلاپ J-K



شکل ۱۱۲ - در وضعیت $J=1$ و $K=1$ خروجی $Q=0$ و $\bar{Q}=1$ بر عکس حالت قبل شده است.


همچنین اگر فلیپ فلاپ در وضعیت Reset یعنی $Q=0$ باشد با برقراری $J=K=1$ به وضعیت Set می‌رود یعنی $Q=1$ می‌شود، به عبارت دیگر حافظه به حالتی بر عکس وضعیت قبلی خود تغییر حالت می‌دهد. این وضعیت را که شیوه قطع و وصل کردن یک کلید است حالت کلیدی (Toggle) می‌نامند.

باید توجه داشت تغییر وضعیت Q و \bar{Q} زمانی رخ می‌دهد که پالس ساعت فعال باشد، ($CP=1$)، طبیعی است اگر پالس ساعت فعال نباشد یعنی $CP=0$ شود Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت اولیه خود را حفظ می‌کنند.

۹-۱۵-۷ عیوب فلیپ فلاپ J-K

همان طور که مشاهده کردید فلیپ فلاپ J-K توانسته است حالت تعريف نشده ای فلیپ فلاپ S-R را بطرف کند. چون خروجی های \bar{Q} و Q مستقیماً ورودی ها فیدبک شده اند، اگر در حالت $J=K=1$ ، پالس ساعت برابر با (۱) باقی بماند به دلیل وجود فیدبک، مقادیر \bar{Q} و Q مرتب تغییر می‌کنند و خروجی فلیپ فلاپ دائمًا بین صفر و یک نوسان می‌کند. در شکل ۱۱۳-۱۱۴ و ۱۱۵-۹ تغییر وضعیت Q و \bar{Q} نشان داده شده است.

نماد بلوکی فلیپ فلاپ J-K را در شکل ۹-۱۱۰ مشاهده می‌کنید.



شکل ۹-۱۱۰ - نماد بلوکی فلیپ فلاپ J-K


جدول درستی فلیپ فلاپ J-K در جدول ۹-۵۳ آمده است.

۹-۵۳ جدول درستی فلیپ فلاپ J-K

J	K	Q_t
۰	۰	Q_{t-1}
۰	۱	۰
۱	۰	۱
۱	۱	Q_{t-1}

این جدول نشان می‌دهد حالت ممنوعه برطرف شده است یعنی هنگامی که $J=K=1$ می‌شود اگر فلیپ فلاپ Mطابق شکل ۱۱۱-۹ در حالت $Q=1$ تعريف نشده باشد، وضعیت آن تغییر می‌کند و Reset می‌شود. بنابراین مطابق شکل ۱۱۲-۹ خروجی $Q=1$ به حالت $Q=0$ تغییر حالت می‌دهد.

درست شده است که یکی مسٹر (Master) و دیگری اسلیو (Slave) نام دارد. شکل ۱۱۶ - نقشه بلوکی فلیپ فلاپ را نشان می دهد. توجه داشته باشید که در نقشه بلوکی خطوط فیدبک از Q و \bar{Q} به ورودی ها رسم نشده است.




شکل ۱۱۶ - نقشه بلوکی فلیپ فلاپ JK-MS بدون رسیور فیدبک


جدول درستی فلیپ فلاپ JK-MS مانند جدول درستی فلیپ فلاپ JK است. فقط در فلیپ فلاپ JK-MS اطلاعات در لبه نزولی پالس ساعت وارد حافظه می شوند.
جدول ۵۴ - جدول درستی فلیپ فلاپ JK-MS
نشان می دهد. نماد بلوکی فلیپ فلاپ JK-MS را در شکل ۱۱۷ ملاحظه می کنید.

جدول ۵۴ - جدول درستی فلیپ فلاپ JK-MS


J	K	CP	Q_t
0	0	↓	حالات قبلی را حفظ می کند.
0	1	↓	0 Reset
1	0	↓	1 Set
1	1	↓	حالات قبلی عکس می شود.



شکل ۱۱۷ - نماد بلوکی فلیپ فلاپ JK-MS




شکل ۱۱۳ - $Q=0, K=1, J=1$



شکل ۱۱۴ - با فیدبک خروجی Q و \bar{Q} به ورودی وضعیت جدید $Q=1$ و $\bar{Q}=0$ ظاهر شده است.

حال اگر مطابق شکل ۱۱۵ - $Q=0, K=0, CP=0$ شود، در این حالت Q روی آخرین وضعیت خود ثابت می ماند. این حالت فلیپ فلاپ را پدیده دور خود چرخیدن (Race Around) می گویند. برای برطرف کردن این عیب از JK-MS استفاده می شود.




شکل ۱۱۵ - $Q=0, \bar{Q}=0$ فیدبک می شوند چون $CP=0$ است

۹-۱۵-۸ JK-MS فلیپ فلاپ (MS = Master Slave)

نوع دیگری از فلیپ فلاپ وجود دارد که آن را JK-MS می نامند. این فلیپ فلاپ از دو فلیپ فلاپ S-R جداگانه

از این فلیپ فلاپ به عنوان یک سلوول ثبات (ثبت کننده) استفاده می‌کنند زیرا اطلاعات ورودی آن پس از هر پالس ساعت وارد حافظه فلیپ فلاپ شده و تا پالس ساعت بعدی حفظ می‌شود. این فلیپ فلاپ را می‌توان به کمک هر یک از انواع فلیپ فلاپ JK، JK-MS یا SR ساخت. برای این منظور باید ورودی S را نفی کنیم. سپس آن را به R اتصال دهیم. همچنان می‌توان ورودی آر نفی کرد و به ورودی K اتصال داد. شکل ۱۲۰-۹ یک فلیپ فلاپ D را با استفاده از فلیپ فلاپ K-J نشان می‌دهد.




شکل ۱۲۰-۹ فلیپ فلاپ D با استفاده از فلیپ فلاپ JK

جدول درستی فلیپ فلاپ D مطابق جدول ۵۵-۹ است

جدول ۵۵-۹ جدول درستی فلیپ فلاپ D

CP	D	Q
□□	0	0
□□	1	1

در شکل ۱۲۱-۹ نماد بلوکی فلیپ فلاپ نوع D رسم شده است.




شکل ۱۲۱-۹ نماد مداری فلیپ فلاپ D

۱۵-۹ عملکردهای پیش تنظیم (Clear) Clr و پاک کردن (Preset)

در زمان وصل تغذیه به مدار فلیپ فلاپ ، وضعیتی که حافظه در آن قرار می‌گیرد یعنی حالت Q در انواع فلیپ فلاپ‌ها کاملاً تصادفی است. برای ایجاد یک حالت معین و تعریف شده اولیه ، از ورودی Clear و Preset استفاده می‌کنیم.


به عنوان مثال در یک ماشین حساب برای انجام عملیات جدید ضروری است که اطلاعات قبلی از حافظه پاک شود. گاهی نیز ممکن است بخواهیم قبل از اجرای عملیات ، اطلاعات جدید را در حافظه قرار دهیم. در این حالت با استفاده از ۲ خط Preset و Clear ، قبل از این که از طریق J و K بخواهیم اطلاعات را وارد حافظه کنیم حافظه را پاک (حالی) یا پر می‌کنیم . در خاتمه این دو خط را غیرفعال نموده و توسط ورودی‌های J و K اطلاعات جدید را وارد حافظه می‌کنیم. در شکل ۱۱۸-۹ نماد بلوکی فلیپ فلاپ JK با خط Pr و Clr رسم شده است.



شکل ۱۱۸-۹ نماد بلوکی فلیپ فلاپ JK با Clr و Pr

۱۵-۱۰ فلیپ فلاپ نوع (D) (Delay)


این فلیپ فلاپ تنها دارای یک ورودی است که ورودی D نام دارد ، شکل ۱۱۹



شکل ۱۱۹-۹ فلیپ فلاپ D

۱۵-۱۱ فلیپ فلاب نوع (T Toggle)

اگر دو ورودی فلیپ فلاب JK را به هم وصل کنیم و اتصال مشترک را بنامیم. فلیپ فلاب جدیدی ساخته می شود که به آن فلیپ فلاب نوع T یا کلیدی گویند. شکل ۹-۱۲۲ نحوه تبدیل فلیپ فلاب J-K را به T نشان می دهد.



شکل ۹-۱۲۴ است در لبه تزویی پالس ساعت، بر عکس می شود.

جدول ۹-۵۶ جدول درستی T-FF را براساس عملکرد JK-FF نشان می دهد. این جدول را می توان به صورت جدول ۹-۵۷ خلاصه کرد.

جدول ۹-۵۶ جدول درستی T-FF را براساس عملکرد JK-FF


T	CLK	J	K	Q_{t-1}	Q_t
0	↑	0	0	0	0
0	↑	0	0	1	1
1	↑	1	1	0	1
1	↑	1	1	1	0

جدول ۹-۵۷ جدول درستی T-FF


T	CP	Q_t
0	↓	Q_{t-1}
1	↑	\bar{Q}_{t-1}

حال قبلی را حفظ می کند.
حال قبلی عکس می شود.

نماد بلوکی فلیپ فلاب T در شکل ۹-۱۲۵ آمده است.




شکل ۹-۱۲۵ نماد بلوکی T-FF



شکل ۹-۱۲۲ تبدیل فلیپ فلاب T به J-K

با توجه به شکل درمی یابیم که اطلاعات ورودی های J و K هم برابرند. پس اگر $T=0$ باشد، مطابق شکل ۹-۱۲۳ است. در این صورت حافظه بدون تغییر می ماند.



شکل ۹-۱۲۳ T=0 است و $Q_t = Q_{t-1}$ و $\bar{Q}_t = \bar{Q}_{t-1}$ تغییر نمی کند.

حال چنانچه $J=K=1$ است. طبق شکل ۹-۱۲۴ با هر پالس ساعت وضعیت حافظه بر عکس حالت قبل می شود. یعنی اگر حافظه Set است به حالت Reset و اگر Reset است به حالت Set می رود.

۹-۱۶ آزمایش شماره ۵


زمان اجرا: ۲ ساعت آموزشی

با تغییر وضعیت کلیدها، حالت خاموش یا روشن لامپ ها را مشاهده سپس جدول صحت ۹-۵۸ را کامل کنید.

جدول ۹-۵۸

وضعیت ورودی ها		وضعیت قبلی خروجی ها		وضعیت خروجی ها بعد از تغییر وضعیت	
$SW_r = S$	$SW_r = R$	L_r	L_i	L_r	L_i

مدار RS-FF را مطابق شکل ۹-۱۲۷ اصلاح کنید و دوباره جدول صحت ۹-۵۹ را کامل کنید.



شکل ۹-۱۲۷

جدول ۹-۵۹

وضعیت ورودی ها		وضعیت قبلی خروجی ها		وضعیت خروجی ها بعد از تغییر وضعیت	
SW_r	SW_i	SW_r	L_r	L_i	L_r

هدف آزمایش: بررسی رفتار انواع فلیپ فلاپ ها

۹-۱۶-۲ تجهیزات، ابزار، قطعات و مواد مورد نیاز:

ردیف	نام و مشخصات	تعداد/مقدار
۷	منبع تغذیه -۳۰ ولت ۱A	یک دستگاه
۸	بردبرد یا برد آزمایشگاهی	یک قطعه
۹	۷۴۱۰ IC	یک عدد
۱۰	۷۴۱۱ IC	یک عدد
۱۱	۷۴۰۲ IC	یک عدد
۱۲	۷۴۰۰ IC	دو عدد
۱۳	LED قرمز	یک عدد
۱۴	LED سبز	یک عدد
۱۵	سیم رابط	به مقدار لازم
۱۶	۱۵۰Ω مقاومت	دو عدد
۱۷	ایزار عمومی کارگاه الکترونیک	یک سری


در صورت موجود بودن برد آماده، از آن ها برای انجام آزمایش های زیر استفاده کنید.

۹-۱۶-۳ مراحل اجرای آزمایش:

الف- بررسی فلیپ فلاپ SR :

با استفاده از آی سی ۷۴۰۰ مدار شکل ۹-۱۲۶ را روی

برد برد بیندید.



شکل ۹-۱۲۶ مدار آزمایش RS-FF

سوال ۹-۳۱: آیا حالت غیر مجاز مدار شکل ۹-۱۲۶ بر طرف شده است؟



جدول ۹-۶۰			وضعیت خروجی های از تغییر وضعیت			
وضعیت ورودی ها			وضعیت قبلی خروجی ها		وضعیت بعد از تغییر وضعیت	
SW _۱	SW _۲	SW _۳	L _۱	L _۲	L _۳	L _۴

وضعیت روشنایی لامپ های L_۱ و L_۲ را در حالتی که هر سه کلید SW_۱, SW_۲ و SW_۳ در حالت منطقی «۱» است به دقت مشاهده کنید.

سوال ۹-۳۲: آیا در شدت نور آن ها نسبت به حالت هایی که حداقل یکی از کلیدها در حالت منطقی «۰» باشد تغییر مشاهده می کنید؟ علت آن چیست؟


سوال ۹-۳۳: مدار شکل ۹-۱۲۷ بر مدار شکل ۹-۱۲۶ چه برتری دارد؟



توجه: در صورت داشتن وقت اضافی آزمایش های زیر را اجرا کنید.


ب: بررسی فلیپ فلاپ JK

با استفاده از آی سی های ۷۴۰۴، ۷۴۱۱، ۷۴۰۲ مدار شکل ۹-۱۲۸ را روی برد بیندید.



شکل ۹-۱۲۸

با تغییر وضعیت کلیدها وضعیت روشنایی لامپ های L_۱ و L_۲ را مشاهده نمود. سپس جدول صحت ۹-۶۰ را کامل کنید.



شکل ۹-۱۲۹

نتیجه مشاهدات



۹-۱۶-۴

نتایج آزمایش


نتایج حاصل از آزمایش های الف ، ب ، ج و درا به طور خلاصه بیان کنید.



د : بررسی مدار فلیپ فلاپ T

■ اکنون ورودی های مدار شکل ۹-۱۲۸ را مانند شکل ۹-۱۳۰ تغییر دهید.

■ دوباره پس از ایجاد حالت های مختلف برای کلید SW₁ روشنایی آنرا مشاهده کنید و نتیجه مشاهدات خود را بنویسید




شکل ۹-۱۳۰

نتیجه مشاهدات :



گیت های داخل آی سی دو سطح ولتاژ $1/7$ ولت و $+9$ ولت دارند. وقتی ورودی گیت از $1/7$ ولت بیش تر شود خروجی به تراز (0) منطقی (L) می آید و اگر ورودی تا $0/9$ ولت کاهش یابد. خروجی به تراز (1) منطقی (High) می رسد.


اگر یکی از ورودی ها (L) باشد، خروجی در تراز (H) باقی می ماند و گیت دیگر تحریک نمی شود. نوع دیگر آی سی اشمتیت تریگر آی سی 74LS132 است که شماره پایه ها و گیت های داخل آی سی را در شکل ۹-۱۳۳ مشاهده می کنید.



شکل ۹-۱۳۳

نمونه دیگر از آی سی اشمتیت تریگر با شماره فنی 7414 نیز وجود دارد که شامل شش گیت NOT است. شکل ۹-۱۳۴ گیت های داخل آی سی و شماره پایه های آن را نشان می دهد.

SN54/74LS14



شکل ۹-۱۳۴ آی سی اشمتیت تریگر NOT

ورودی Low هر گیت، خروجی را به تراز High می برد. دو سطح ولتاژ این آی سی نیز $1/7$ ولت و $+9$ ولت است.


۹-۱۷ اشمتیت تریگر (Schmitt Trigger)

اشمتیت تریگر مداری است که می تواند موج های مثلثی یا سینوسی را به موج مربعی (پالس) تبدیل کند. اشمتیت تریگر به صورت گیت های دیجیتالی نیز ساخته می شود. این گیت ها به علت داشتن دو حالت پایدار، در ردیف مولتی ویراتورها قرار دارند و دارای دو سطح ولتاژ آستانه (Thre Shold) هستند. عمل کردن آن ها به این صورت است هرگاه ولتاژ ورودی از سطح ولتاژ اول بیش تر شود، این گیت سوچیج نموده و تغییر وضعیت می دهد و اگر ولتاژ ورودی از سطح ولتاژ دوم کمتر شد، وضعیت گیت به حالت اول خود بر می گردد. به این ترتیب می توان از موج سینوسی یا مثلثی، پالس های مربعی ساخت.

نماد گیت اشمتیت تریگر به صورت شکل ۹-۱۳۱ است.




74LS132D



SCHMITT_TRIGGER

شکل ۹-۱۳۱ نماد اشمتیت تریگر

یک نمونه آی سی اشمتیت تریگر آی سی 74LS13 است. شکل پایه ها و گیت های داخل آی سی در شکل ۹-۱۳۲ رسم شده است.



شکل ۹-۱۳۲ آی سی اشمتیت تریگر با NAND چهار ورودی

آزمون پایانی ۹-۵ انواع فلیپ فلاپ



۱- حالت غیر مجاز در مدار فلیپ فلاپ S-R شکل

۹-۶۱ با پالس ساعت کدام است ؟

الف) $R=0, S=0$

ب) $R=1, S=1$

ج) $R=1, S=0$

د) $R=0, S=1$

ب) J-K الف) R-S
د) T ج) D

جدول ۹-۶۱

A	B	Q_t
		Q_{t-1}
*	*	
*	1	*
1	*	1
1	1	Q_{t-1}


۷- جدول صحت ۹-۶۲ را کامل کنید ؟

جدول ۹-۶۲

CK	J	K	Q_t
*	X	X	
1	*	*	
1	*	1	
1	1	*	
1	1	1	


۸- حفظ اطلاعات در سلول های حافظه توسط مدار.....
انجام می شود.

۹- در مدار شکل ۹-۱۳۶ اگر ورودی های $S=0$ و $R=1$ باشد، مقدار خروجی Q و \bar{Q} را به دست آورید.



شکل ۹-۱۳۶

۱۰- نمای بلوکی فلیپ فلاپ J-K را رسم کنید.
فصل نهم





شکل ۹-۱۳۵

۱۰- اشکال مدار فلیپ فلاپ SR را شرح دهید، در کدام نوع فلیپ فلاپ این عیب برطرف شده است ؟

۳- برای ثبت چهار بیت اطلاعات (۱۱۰۱) در حافظه به سلول حافظه (فلیپ فلاپ) نیاز است.

۴- کدام نماد فلیپ فلاپ نوع (D) را نشان می دهد ؟



۵- جدول صحت فلیپ فلاپ نوع T را بنویسید و کار برد
آن را شرح دهید.

۱۴- در یک مدار اشمیت تریگر اگر سطح ولتاژ ورودی از ۱/۷ ولت بیش ترشود یا سطح ولتاژ ورودی تا ۰/۹ ولت کاهش یابد خروجی در چه سطح منطقی قرار می‌گیرد؟



.....
.....
.....
.....
.....



.....
.....
.....
.....
.....

۱۱- عیب فلیپ فلاپ JK را شرح دهید.




.....
.....
.....
.....
.....



۱۲- کاربرد ورودی های Clear و Preset در فلیپ فلاپ MS-JK با ذکرمثال شرح دهید.



.....
.....
.....
.....
.....



۱۳- کاربرد مدار اشمیت تریگر را بیان کنید.



.....
.....
.....
.....
.....

