

واحد کار دوم

کاربرد آی سی میکرو کنترلر در تلویزیون

هدف کلی

نحوه عملکرد، عیب‌یابی و تعمیر واحد کنترل یک نمونه تلویزیون رنگی جدید

هدف‌های رفتاری: فرآگیر پس از پایان این واحد کار قادر خواهد بود:


- ۱- انواع گیت‌های دیجیتالی پایه را بررسی کند.
- ۲- انواع مدار فلیپ‌فلاپ را تشریح کند.
- ۳- مدار انواع شیفت رجیسترها را شرح دهد.
- ۴- انواع شمارندها را تشریح کند.
- ۵- انواع آی‌سی‌های حافظه ROM ، PROM ، RAM ، EPROM و E²PROM را توضیح دهد.
- ۶- میکرو کنترلر و کاربرد آن در گیرنده‌های رنگی جدید را توضیح دهد.
- ۷- واحد کنترل یک گیرنده رنگی جدید را نقشه‌خوانی، عیب‌یابی، تعمیر و تنظیم کند.

ساعت آموزش

نظری	عملی	جمع
۳۰	۳۰	۶۰


پیش آزمون (۲)

۱- رابطه منطقی خروجی (X) را بنویسید و سپس رابطه را ساده کنید.




۲- جدول صحت داده شده مربوط به کدام گیت است؟


A	B	F
0	0	1
0	1	0
1	0	0
1	1	0




(۴)



(۳)




(۲)



(۱)

۳- اگر $A = 1$ و $B = 0$ باشد Q و \bar{Q} در چه حالت منطقی قرار دارند؟



۴- منظور از کلمات بیت و بایت چیست؟

۵- حافظه RAM چه نوع حافظه‌ای است؟

۶- حافظه‌ای که به توان آن را با سیگنال الکتریکی پاک کرد کدام نوع حافظه است؟

E'PROM (۴)

EPROM (۳)

PROM (۲)

RAM (۱)

۷- معمولاً برای تنظیم صدای یک تلویزیون رنگی (کم و یا زیاد کردن صدا) از چند طریق می‌توان به تلویزیون فرمان داد؟

۸- آی‌سی‌ای که به عنوان میکروکنترلر در تلویزیون رنگی گروندیک عمل می‌کند آی‌سی شماره است و شماره‌ی فنی آن می‌باشد.

۹- حافظه جانبی آی‌سی میکروکنترلر کدام است و این آی‌سی از چه نوعی است؟

۱۰- مدار دیودی یک سون‌سگمنت^۱ (واحد نمایش) آنده مشترک را رسم کنید.

۱-۲- شناسایی سیستم‌های گیرنده رنگی جدید


۱-۱- بررسی مدار گیت‌های دیجیتالی

- بررسی کلی: چون در گیرنده‌های رنگی جدید از مدارهای دیجیتالی استفاده می‌شود لازم است گیت‌های دیجیتالی مورد بررسی قرار گیرد. البته در الکترونیک کار عمومی گیت‌های دیجیتالی پایه، مورد مطالعه و بررسی قرار گرفته است. لذا در این قسمت این گیت‌ها به اختصار توضیح داده خواهد شد.

۲-۱- ۲- دروازه^۱ منطقی OR (یا): دروازه منطقی OR دروازه‌ای است که خروجی آن زمانی وجود دارد (یک می‌شود) که حداقل یکی از ورودی‌های آن وجود داشته باشد (یک باشد). جدول ۲-۱ جدول درستی دروازه منطقی OR را نشان می‌دهد.


جدول ۲-۱- جدول درستی دروازه منطقی OR

A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1




شکل ۱-۲- نماد مداری دروازه OR

شکل ۱-۲ نماد مداری دروازه منطقی OR را در استاندارد بین‌المللی (IEC) نشان می‌دهد. رابطه منطقی خروجی دروازه OR را بر حسب متغیرهای ورودی به صورت $Y = A + B$ می‌نویسد.



شکل ۲-۲- گیت‌های داخل تراشه ۷۴۳۲




شکل ۲-۳- نقشه ظاهری آی‌سی ۷۴۳۲


در شکل ۲-۲ تراشه ۷۴۳۲ که یک آی‌سی ۱۴ پایه است و در آن چهار دروازه OR قرار دارد نشان داده شده است. در شکل ۲-۳ تصویر ظاهری آی‌سی ۷۴۳۲ را ملاحظه می‌کنید.

جدول ۲-۲- جدول درستی دروازه منطقی AND


A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1



شکل ۲-۴- نماد مداری دروازه منطقی AND



شکل ۲-۵- تصویر ظاهری تراشه ۷۴۰۸




شکل ۲-۶- گیت‌های داخل آی سی

۱-۳- ۲- دروازه منطقی AND (و): دروازه منطقی


AND دروازه‌ای است که خروجی آن زمانی یک می‌شود که همه ورودی‌های آن یک باشند. در جدول ۲-۲- جدول درستی دروازه منطقی AND نوشته شده است.

در شکل ۲-۴ نماد مداری دروازه منطقی AND نشان داده شده است. رابطه منطقی خروجی دروازه AND را بحسب متغیرهای ورودی آن به صورت $Y = A \times B$ یا $Y = A \cdot B$ نویسند. در شکل ۲-۵ نماد ظاهری تراشه ۷۴۰۸ و در شکل ۲-۶ گیت‌های داخل این تراشه را مشاهده می‌کنید.

پایه ۱۴ آی سی تغذیه مثبت ($+5$ ولت) و
پایه ۷ زمین آی سی است.




شکل ۲-۷- توسعه ورودی AND




شکل ۲-۸- آی سی گیت AND با سه ورودی

جدول ۲-۳- جدول درستی گیت NOT

A	Y
0	1
1	0



شکل ۲-۹- نماد مداری گیت NOT



شکل ۲-۱۰- گیت‌های داخل آی سی ۷۴۰۴

توجه کنید که دروازه منطقی معمولی OR و AND دو ورودی دارند ولی تعداد ورودی‌های این دروازه‌های منطقی می‌تواند بیشتر باشد. هم‌چنین می‌توان با سری کردن چند دروازه با دو ورودی، ورودی‌های را به ۳ یا ۴ یا بیشتر افزایش داد. شکل ۲-۷ توسعه ورودی‌های AND را با استفاده از سه دروازه‌ی AND با دو ورودی، نشان می‌دهد.

در شکل ۲-۸ گیت‌های داخل تراشه ۷۴۱۱ را که دارای سه گیت AND با سه ورودی است ملاحظه می‌کنید.


۲-۱-۴- دروازه منطقی NOT (نفی): خروجی

دروازه منطقی NOT همواره معکوس (نفی) ورودی آن است یعنی خروجی این گیت زمانی یک است که متغیر ورودی آن صفر باشد. جدول ۲-۳ جدول درستی گیت NOT را نشان می‌دهد.

در شکل ۲-۹ نماد مداری دروازه NOT رسم شده است. رابطه منطقی خروجی دروازه NOT بر حسب متغیر ورودی، به صورت $Y = \bar{A}$ یا $Y = A'$ نوشته می‌شود.

در شکل ۲-۱۰ شش گیت NOT را داخل تراشه ۷۴۰۴ مشاهده می‌کنید.

پایه ۱۴ آی سی تغذیه مثبت ($+5$ ولت) و پایه ۷ زمین آی سی است.




شکل ۲-۱۱- گیت‌های دروازه منطقی NOR

۲-۱-۵- دروازه منطقی (NOT-OR) NOR :


منطقی NOR از ترکیب دروازه‌های OR و NOT ساخته می‌شود. به عبارت دیگر متغیرهای ورودی این دروازه ابتدا با یکدیگر OR می‌شوند و سپس حاصل آن NOT می‌شود. شکل ۲-۱۱ گیت‌های تشکیل‌دهنده دروازه منطقی NOR را نشان می‌دهد.

۲-۴- جدول درستی گیت NOR

A	B	$F = \overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0



شکل ۲-۱۲- نمای مداری دروازه منطقی NOR



شکل ۲-۱۳- گیت‌های داخل آی‌سی ۷۴۰۲

۲-۴- جدول درستی دروازه منطقی NOR

با توجه به جدول درستی، در می‌یابیم خروجی دروازه NOR زمانی ۱ است که همه ورودی‌های آن ۰ باشد. اگر حداقل یک ورودی دروازه NOR ۱ باشد خروجی دروازه ، ۰ است.

در شکل ۲-۱۲ نماد مداری دروازه منطقی NOR رسم شده است.


رابطه منطقی خروجی دروازه NOR بر حسب متغیرهای ورودی آن به صورت $Y = \overline{A+B}$ نوشته می‌شود.

شکل ۲-۱۳ گیت‌های داخل تراشه ۷۴۰۲ را که شامل چهار دروازه NOR است، نشان می‌دهد.

۲-۱-۶- دروازه منطقی (NOT AND) NAND :

دوازه منطقی NAND از ترکیب دروازه‌های AND و NOT ساخته می‌شود. به عبارت دیگر ابتدا متغیرهای ورودی با یکدیگر AND و سپس حاصل آن NOT می‌شود.

شکل ۲-۱۴ گیت‌های تشکیل‌دهنده دروازه منطقی NAND را نشان می‌دهد.




شکل ۲-۱۴- گیت‌های دروازه منطقی NAND

جدول ۲-۵- جدول درستی NAND

A	B	$F = \overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0



شکل ۲-۱۵- نماد مداری دروازه NAND



شکل ۲-۱۶- گیت‌های داخل آی سی ۷۴۰۰

جدول ۲-۵- جدول درستی دروازه منطقی NAND است.

جدول درستی بیان می‌کند خروجی گیت NAND زمانی (۱) است که حداقل یکی از ورودی‌ها، صفر باشد. بنابراین هنگامی که همه ورودی‌های دروازه NAND یک است خروجی آن صفر می‌شود.

شکل ۲-۱۵- نماد مداری دروازه NAND را نشان می‌دهد. رابطه منطقی خروجی NAND بر حسب متغیرهای ورودی آن به صورت $\overline{Y} = \overline{AB}$ نوشته می‌شود.


در شکل ۲-۱۶ ۲ گیت‌های داخل تراشه ۷۴۰۰ که شامل چهار دروازه NAND است را مشاهده می‌کنید.

پایه ۱۴ آی سی تغذیه مثبت (۵+ ولت) و
پایه ۷ زمین آی سی است.

۲-۲- بررسی انواع مدارهای فلیپ‌فلاب^۱

۱- ۲-۲- بررسی کلی: حفظ اطلاعات در سلول‌های حافظه توسط مدار فلیپ‌فلاب انجام می‌شود. فلیپ‌فلاب‌ها تا مادامی که تغذیه مدار برقرار است می‌توانند اطلاعات را که به صورت صفر یا یک هستند در خود نگه دارند. فلیپ‌فلاب‌ها باید در هر زمان اطلاعات را که به صورت ۰ یا ۱ منطقی است پذیرند و در خود نگه دارند. بدیهی است با تغییر حالت در اطلاعات ورودی، اطلاعات موجود در حافظه تغییر می‌کند.


۲- ۲-۲- مدار پایه‌ای فلیپ‌فلاب: مدار فلیپ‌فلاب را می‌توان با استفاده از دو گیت NOR مطابق شکل ۲-۱۷ به وجود آورد. در مدار از خروجی یک گیت به ورودی گیت




شکل ۲-۱۷- مدار فلیپ‌فلاب

^۱- flip flop = FF


دیگر اتصال داده شده است که مسیر فیدبک را ایجاد می‌کند. این فلیپ‌فلاب دارای دو خروجی است که یکی Q و دیگری نفی آن \bar{Q} (کیونات) نام دارد. دو ورودی آن S و R نام دارند. حرف اول کلمه^۱ (Set) و حرف اول کلمه^۲ (Reset) است.




شکل ۲-۱۸—اگر A یا B یا هر دو ۱ باشد $Y = 0$ است.




شکل ۲-۱۹—اگر $A = 0$ و $B = 0$ باشد $Y = 1$ است



شکل ۲-۲۰—فلیپ‌فلاب RS



شکل ۲-۲۱—اگر $S = 1$ و $R = 0$ باشد $Q = 1$ و $\bar{Q} = 0$ می‌شود



شکل ۲-۲۲—حالتي که $\begin{cases} Q = 0 \\ \bar{Q} = 1 \end{cases}$ است $\begin{cases} S = 0 \\ R = 1 \end{cases}$ می‌شود

۳-۲-۲- طرز کار مدار فلیپ‌فلاب S-R:


همان‌طوری که قبلاً در مورد گیت NOR گفته شد اگر حداقل یکی از ورودی‌های گیت NOR یک باشد خروجی آن صفر است و تنها زمانی که تمام ورودی‌های گیت NOR صفر باشد خروجی آن ۱ می‌شود. شکل ۲-۱۸ و ۲-۱۹ این دو وضعیت را نشان می‌دهد.

فرض کنیم در لحظه شروع مطابق شکل ۲-۲۰ $S = 1$ و $R = 0$ است. در این حالت چون یکی از ورودی‌های گیت شماره‌ی دو، ۱ است. خروجی آن یعنی \bar{Q} مساوی با صفر خواهد شد. از طرفی خروجی $Q = 0$ به یکی از ورودی‌های گیت شماره NOR یک فیدبک شده است. این فیدبک هر دو ورودی گیت NOR شماره‌ی یک را صفر می‌کند و $Q = 1$ می‌شود. این شرایط در خروجی به صورت پایدار باقی می‌ماند تا ورودی‌ها تغییر حالت دهند. شکل ۲-۲۱ وضعیت خروجی گیت‌ها را نشان می‌دهد.


اگر مطابق شکل ۲-۲۲ ورودی‌ها به $S = 0$ و $R = 1$ تغییر کنند چون یکی از ورودی‌های گیت NOR شماره‌ی یک برابر با یک است خروجی آن یعنی $Q = 0$ می‌شود. از طرفی $Q = 0$ به یکی از ورودی‌های گیت NOR شماره‌ی دو فیدبک می‌شود و هر دو ورودی این گیت را صفر می‌کند. بنابراین $\bar{Q} = 1$ می‌شود.

۱- Set - فعال کردن


۲- Reset - پاک کردن




شکل ۲-۲۳ - در حالتی که $S = 0$ و $R = 0$ خروجی‌ها به Q و \bar{Q} بستگی دارند




شکل ۲-۲۴ - $Q = 1$ و $\bar{Q} = 0$



شکل ۲-۲۵ - $Q = 0$ و $\bar{Q} = 1$ حافظه در همین حالت باقی می‌ماند



شکل ۲-۲۶ - اگر $S = 1$ و $R = 1$ باشد Q و \bar{Q} در چه حالتی باقی می‌مانند؟



شکل ۲-۲۷ - اگر $S = 1$ و $R = 1$ شود $Q = \bar{Q} = 0$ خواهد شد این حالت را حالت منوعه می‌گویند.

اگر مطابق شکل ۲-۲۳، $S = 0$ و $R = 0$ شود چون هر دو ورودی صفر هستند نمی‌توانند وضعیت خروجی گیت‌ها را تعیین کنند. وضعیت خروجی هر گیت به ورودی دیگر آن یعنی به ورودی فیدبک شده بستگی دارد. در این شرایط دو حالت پیش می‌آید.

الف - اگر مطابق شکل ۲-۲۴، $S = 0$ و $R = 0$ باشد در این صورت خروجی در همین حالت یعنی $Q = 1$ و $\bar{Q} = 0$ باقی می‌ماند (چرا؟)


ب - ممکن است مطابق شکل ۲-۲۵، $S = 0$ و $R = 1$ باشد در این صورت $Q = 0$ و $\bar{Q} = 1$ باقی می‌ماند. پس در شرایط $S = 0$ و $R = 0$ وضعیت Q و \bar{Q} تغییر نمی‌کند و مشابه آخرین حالت قبل از این مرحله، پایدار باقی می‌ماند.

در صورتی که مطابق شکل ۲-۲۶، $S = 1$ و $R = 1$ شود چون یکی از ورودی‌های گیت‌های NOR یک است خروجی آن‌ها یعنی Q و \bar{Q} مطابق شکل ۲-۲۷ برابر با صفر می‌شود. این حالت یعنی $Q = \bar{Q} = 0$ تعریف نشده است و نباید ایجاد شود. زیرا اگر بعد از مرحله $S = R = 1$ که $Q = \bar{Q} = 0$ شده است، ورودی‌های S و R به صفر تغییر حالت دهند، خروجی فلیپ‌فلاب بین 0 و 1 نوسان می‌کند و بعد از چند مرحله نوسان، Q به طور تصادفی روی 0 و یا 1 ثابت می‌ماند و قفل می‌شود. حالت $S = R = 1$ را حالت منوعه می‌گویند.

جدول ۲-۶- جدول درستی فلیپ‌فلاپ S-R

S	R	Q_t
0	0	Q_{t-1}
0	1	0
1	0	1
1	1	حالت ممنوعه


چهار حالت بررسی شده برای فلیپ‌فلاپ در جدول درستی ۲-۶ نشان داده شده است. منظور از Q_t وضعیت حافظه در لحظه t و منظور از Q_{t-1} وضعیت حافظه قبل از لحظه t است.




شكل ۲-۲۸- فلیپ‌فلاپ S-R با گیت NAND

۴-۲-۲- مدار فلیپ‌فلاپ S-R با گیت NAND


شکل ۲-۲۸ فلیپ‌فلاپ S-R را با گیت NAND نشان می‌دهد. چهار حالت ممکن برای حالت S-R وجود دارد. این چهار حالت مشابه فلیپ‌فلاپ S-R با گیت NOR است. در شکل‌های ۲-۲۹ تا ۲-۳۲ چهار حالت مختلف ورودی فلیپ‌فلاپ و وضعیت خروجی Q و \bar{Q} مشخص شده است.




شكل ۲-۲۹- در $S=0$ و $R=1$ خروجی $Q=1$ و $\bar{Q}=0$ می‌شود



شكل ۲-۳۱- اگر $S=R=1$ شود وضعیت Q و \bar{Q} به حالت قبل بستگی دارد



شكل ۲-۳۰- در $S=1$ و $R=0$ خروجی $Q=0$ و $\bar{Q}=1$ می‌شود




شكل ۲-۳۲- در صورتی که $S=0$ و $R=0$ باشد $Q=\bar{Q}=1$ می‌شود که تعریف نشده است

جدول ۲-۷- جدول درستی فلیپ‌فلاپ S-R با NAND

S	R	Q_t
0	0	حالت ممنوعه
0	1	1
1	0	0
1	1	Q_{t-1}


در جدول درستی ۲-۷ چهار حالت ورودی و وضعیت خروجی Q و \bar{Q} مشخص شده است.




شکل ۲-۳۳ S-R ساعتی

۲-۲-۵- فلیپ‌فلاپ S-R با پالس ساعت:


فلیپ‌فلاپ S-R ساعتی از یک مدار S-R ساده و دو گیت NAND اضافی مطابق شکل ۲-۳۲ تشکیل شده است. پالس ساعت ورودی (CP) به عنوان یک سیگنال فعال‌ساز عمل می‌کند. هنگامی که $CP = 0$ است، S_1 و R_1 یک می‌شود. در این شرایط خروجی Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت قبل خود را حفظ می‌کنند. شکل‌های ۲-۳۴ و ۲-۳۵ این حالت‌ها را نشان می‌دهد.



شکل ۲-۳۴- خروجی $Q = 0$ حالت قبل را حفظ می‌کند و ثابت می‌ماند




شکل ۲-۳۵- خروجی $Q = 1$ حالت قبل را حفظ می‌کند و ثابت می‌ماند



شکل ۲-۳۶ از مقادیر S و R تبعیت می‌کند

جدول ۲-۸ - جدول درستی S-R ساعتی


ورودی SET	ورودی RESET	خروجی در لحظه t		
پالس ساعت	CP	S	R	Q_t
	0	0	0	Q_{t-1}
	0	0	1	Q_{t-1}
	0	1	0	Q_{t-1}
	0	1	1	Q_{t-1}
	1	0	0	Q_{t-1}
	1	0	1	0
	1	1	0	1
	1	1	1	حالت ممنوعه
خروجی قبل از لحظه t				Q_{t-1}




شکل ۲-۳۷ - نمای بلوکی S-R ساعتی

اگر $CP = 1$ شود خروجی گیت NAND شماره ۳ و ۴ براساس ورودی‌های S و R تغییر می‌کند و در این حالت خروجی Q و \bar{Q} مطابق جدول درستی فلیپ‌فلاب S-R می‌شود (شکل ۲-۳۶).

جدول ۲-۸، جدول درستی فلیپ‌فلاب S-R ساعتی را نشان می‌دهد. نماد بلوکی S-R ساعتی در شکل ۲-۳۷ آمده است.




شکل ۲-۳۸ - فلیپ‌فلاب J-K



شکل ۲-۳۹ - نماد بلوکی فلیپ‌فلاب J-K

جدول ۲-۹ - جدول درستی فلیپ‌فلاب J-K

	J	K	Q_t
0	0	Q_{t-1}	
0	1	0	
1	0	1	
1	1	\bar{Q}_{t-1}	




شکل ۲-۴۰ - J=۱ و K=۱ خروجی Q(۱) است

۶-۲-۲ - فلیپ‌فلاب J-K: اشکال عمده فلیپ‌فلاب

S = R = ۱ مربوط به حالت تعريف نشده آن یعنی وضعیت ۱ است. برای اصلاح این حالت از فلیپ‌فلاب J-K استفاده می‌شود. در شکل ۲-۳۸ مدار فلیپ‌فلاب J-K رسم شده است.

نماد بلوکی فلیپ‌فلاب J-K را در شکل ۲-۳۹ مشاهده می‌کنید. جدول درستی فلیپ‌فلاب J-K در جدول ۲-۹ آمده است. این جدول نشان می‌دهد حالت ممنوعه بروطف شده است یعنی هنگامی که $J = K = 1$ می‌شود اگر فلیپ‌فلاب مطابق شکل ۲-۴۰ در حالت Set یعنی $Q = 1$ قرار داشته باشد، وضعیت آن تغییر می‌کند و Reset می‌شود. بنابراین مطابق شکل ۲-۴۱ خروجی $Q = 1$ به حالت $Q = 0$ تغییر حالت می‌دهد.



جدول ۲-۹ - جدول درستی فلیپ‌فلاب J-K




شکل ۲-۴۱ - در وضعیت J=۱، K=۱، Q=۱ و $\bar{Q}=0$ بر عکس حالت قبل شده است

همچنین اگر فلیپ‌فلاب در وضعیت Reset یعنی $Q = 0$ باشد با برقراری $J = K = 1$ به وضعیت Set می‌رود یعنی $Q = 1$ می‌شود به عبارت دیگر حافظه به حالتی برعکس وضعیت قبلی خود تغییر حالت می‌دهد. این وضعیت را که شبیه قطع و وصل کردن یک کلید است حالت کلیدی^۱ می‌نامند.

باید توجه داشت تغییر وضعیت Q و \bar{Q} زمانی رخ می‌دهد که پالس ساعت فعال باشد. ($CP = 1$) طبیعی است اگر پالس ساعت فعال نباشد یعنی $CP = 0$ شود Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت اولیه خود را حفظ می‌کنند.




شکل ۲-۴۳ با فیدبک خروجی Q و \bar{Q} به ورودی وضعیت جدید $1 = 0$ و $0 = \bar{Q}$ ظاهر شده است




شکل ۲-۴۴ و \bar{Q} فیدبک می‌شوند چون $CP = 0$ است خروجی تغییر نمی‌کند

۲-۲-۷ عیب فلیپ‌فلاب J-K: همان‌طور که مشاهده کردید فلیپ‌فلاب J-K توانسته است حالت تعريف نشدهی فلیپ‌فلاب S-R را برطرف کند. چون خروجی‌های Q و \bar{Q} مستقیماً به ورودی‌ها فیدبک شده‌اند. اگر در حالت $J = K = 1$ پالس ساعت برابر با (۱) باقی بماند به دلیل وجود فیدبک، مقادیر Q و \bar{Q} مرتبًا تغییر می‌کنند و خروجی فلیپ‌فلاب دائمًا بین صفر و یک نوسان می‌کند. در شکل ۲-۴۲ و ۲-۴۳ تغییر وضعیت Q و \bar{Q} نشان داده شده است.


حال اگر مطابق شکل ۲-۴۴، $CP = 0$ شود، در این لحظه Q روی آخرین وضعیت خود ثابت می‌ماند. این حالت فلیپ‌فلاب را پدیده دور خود چرخیدن^۲ می‌گویند. برای برطرف کردن این عیب از فلیپ‌فلاب J-K-MS استفاده می‌شود.




شکل ۲-۴۵ - نقشه بلوکی فلیپ‌فلاب JK-MS بدون رسم مسیر فیدبک




شکل ۲-۴۶ - پالس ساعت Master



شکل ۲-۴۷ - پالس ساعت Slave



شکل ۲-۴۸ - پالس و لبه صعودی آن



شکل ۲-۴۹ - پالس و لبه نزولی آن

۲-۲-۸ - فلیپ‌فلاب JK-MS

از دو فلیپ‌فلاب S-R مجرا درست شده است که یکی مسْتر (Master) و دیگری اسْلیو (Slave) نام دارد. شکل ۲-۴۵ نقشه بلوکی این فلیپ‌فلاب را نشان می‌دهد. در نقشه بلوکی خطوط فیدبک از Q و \bar{Q} به ورودی‌ها رسم نشده است.

با توجه به نقشه بلوکی شکل ۲-۴۵ در می‌یابیم که پالس ساعت فلیپ‌فلاب NOT، Master می‌شود و به عنوان پالس ساعت فلیپ‌فلاب Slave عمل می‌کند. شکل‌های ۲-۴۶ و ۲-۴۷ وضعیت پالس ساعت Master و Slave را نسبت به هم نشان می‌دهد.

هنگامی که پالس از ولتاژ صفر به سمت سطح ولتاژ زیاد تغییر می‌کند، به این بخش Leh-e-Saoudi پالس گویند. شکل ۲-۴۸ Leh-e-Saoudi پالس را نشان می‌دهد. هنگامی که پالس از سطح ولتاژ زیاد به سمت سطح ولتاژ صفر نزول می‌کند این بخش، Leh-e-Tarzi پالس نام دارد. شکل ۲-۴۹ Leh-e-Tarzi پالس را نشان می‌دهد.